Системска магистрала

С Википедије, слободне енциклопедије
Пример система рачунарске магистрале

Системска магистрала je рачунарска магистрала која повезује главне компоненте рачунарског система, комбинујући функције магистрале података која преноси информације, адресне магистрале за одређивање дестинације, и контролне магистрале за одређивање операција. Техника је развијена с циљем редуковања трошкова и повећања модуларности, и мада је настала током 1970-тих и 1980-тих, модернији рачунари користе мноштво различитих магистрала адаптираних за специфичније потребе.

Прва скица извештаја од EDVAC-у, извештај обављен 1945.

У Фон Нојмановој архитектури, централна контролна јединица и аритметичко-логичка јединица (ALU, који је он звао Централни аритметички део) су били укомбиновани са рачунарском меморијом и улазно/излазним функцијама, да би формирали рачунар ускладиштених програма.[1] Извештај је представљао генерални организациони и теоретски модел рачунара, међутим, не и имплементацију истог.[2] Ускоро, комбинацијом контролне јединице и ALU-а настаје централна процесорска јединица централна процесорска јединица (CPU).

Рачунари током 50-их и 60-их година прошлог века су углавном били прављени ad-hoc. На пример, CPU, меморија и улазно/излазне јединице су били по један или више кабинета, повезаних кабловима. Инжењери су користили класичне технике стандардизованих снопова жица, унапређујући концепт задњим плочама које би држале штампане плоче на овим машинама. Име „магистрала“ је већ искоришћено за "магистралске полуге" које су носиле електричну струју до разних делова електричних машина, међу којима су и рани механички калкулатори.[3] Појава интегрисаних кола је знатно умањила величину сваког рачунара и бусеви су постали стандардизованији.[4] Стандардни модули су могли бити међусобно повезани на многе сличне начине и било их је лакше направити и одржавати.

Опис[уреди | уреди извор]

У циљу обезбеђивања још више модуларности, уз минималну цену, меморија и I/O магистрале (и потребне контролне и струјне магистрале) су понекад били комбиновани у једну системску магистралу.[5] Модуларност и цена су постали битни, јер су рачунари постајали довољно мали за смештање у један кабинет. Digital Equipment Корпорација (DEC) је још смањила цену минирачунара за масовну производњу и I/O за меморијску магистралу, да би уређаји деловали као меморијске локације. Ово је примењено на Unibus-у PDP-11 око 1969. године, елиминишући потребу за одвојеним I/O магистралама.[6] Чак и рачунари као што је PDP-8 без меморијски унетих I/O су уско имплементирани са системском магистралом, која је дозволила модулима да буду утакнути у било који слот.[7] Неки аутори су ово називали новим „аеродинамичним моделом“ рачунарске архитектуре.[8]

Многи ранији микрорачунари (углавном са процесором на једном интегрисаном колу) су прављени са једном системском магистралом, почевши са S-100 магистралом у Altair 8800 рачунарским системима око 1975.[9] IBM PC је користио Industry Standard Architecture (ISA) магистралу као системску магистралу 1981. Пасивни бекплејнови ранијих модела су замењени са стандардом стављања процесора на матичну плочу, са само једном необавезном додатном плочом или рајзер картицом.

Једноставно симетрично мултипроцесирање које користи системску магистралу

Multibus је постао стандард Института Електричних и Електронских Инжењера као IEEE стандард 796 1983. године.[10] Sun Microsystems је развио SBus 1989. године не би ли подржали мање картице за експанзију.[11] Најлакши начин за примењивање симетричног мултипроцесирања је био укључивање више од једног CPU-а у заједничку системску магистралу, која је била коришћена током осамдесетих година прошлог века. Међутим, убрзо је понестало материјала и почеле су се истраживати софистицираније технике за повезивање.[12]

Дупла независна магистрала[уреди | уреди извор]

Како је дизајн CPU-а напредовао ка употреби бржих локалних магистрала и споријих периферних магистрала, Intel је усвојио терминологију Дупле Независне Магистрале (DIB), која се користила спољњим предњим магистралама ка главној системској меморији, и унутрашњом back-side магистралом између једног или више CPU-а и CPU кеша. Ово је било искоришћено за Pentium Pro и Pentium II рачунаре 1990. године.[13]

Примарна магистрала за пренос података између CPU-а и главне меморије и улазно/излазних уређаја се назива front-side магистрала, и back-side магистрала. Модерни лични и серверски рачунари користе технологије за повезивање виших перформанси као што је HyperTransport и Intel QuickPath Interconnect, док се архитектура системске магистрале и даље користи на једноставнијим микропроцесорима.. Системска магистрала може да буде унутар једног јединог интегрисаног кола, правећи систем на чипу. Пример за ово су AMBA, CoreConnect, и Wishbone.[14]

Види још[уреди | уреди извор]

Референце[уреди | уреди извор]

  1. ^ John von Neumann (30. 6. 1945). „First Draft of a Report on the EDVAC” (PDF). Архивирано из оригинала (PDF) 14. 03. 2013. г. Приступљено 27. 5. 2011.  Introduction and editing by Michael D. Godfrey, Stanford University, November 1992.
  2. ^ Godfrey, Michael D. (1993). „The Computer as von Neumann Planned It” (PDF). IEEE Annals of the History of Computing. 15 (1): 11—21. doi:10.1109/85.194088. Архивирано из оригинала (PDF) 25. 08. 2011. г. Приступљено 25. 12. 2013.  Непознати параметар |athor2= игнорисан [|author2= се препоручује] (помоћ)
  3. ^ U.S. Patent 3.470.421 "Continuous Bus Bar for Connector Plate Back Panel Machine Wiring" Donald L. Shore et al., Filed August 30, 1967, issued September 30, 1969.
  4. ^ U.S. Patent 3.462.742 "Computer System Adapted to be Constructed of Large Integrated Circuit Arrays" Henry S. Miller et al., Filed December 21, 1966, issued August 19, 1969.
  5. ^ Null & Lobur 2010, стр. 36, 199–203
  6. ^ C. Gordon Bell; R. Cady; H. McFarland; B. Delagi; J. O'Laughlin; R. Noonan; W. Wulf (1970). „A New Architecture for Mini-Computers—The DEC PDP-11” (PDF). Spring Joint Computer Conference: 657—675. 
  7. ^ Small Computer Handbook (PDF). Digital Equipment Corporation. 1973. стр. 2—9. 
  8. ^ Murdocca & Heuring 2007, стр. 11
  9. ^ Johnson, Herbert R. „Origins of S-100 computers”. 
  10. ^ „796-1983 — IEEE Standard Microcomputer System Bus”. Institute of Electrical and Electronics Engineers. 1983. Приступљено 25. 5. 2011. 
  11. ^ Frank, Edward H. (26. 2. 1990). „The SBus: Sun's high performance system bus for RISC workstations”. Compcon Spring '90: Intellectual Leverage. Thirty-Fifth IEEE Computer Society International Conference: 189–194. doi:10.1109/CMPCON.1990.63672. 
  12. ^ Donald Charles Winsor (1989). Bus and Cache Memory Organization for Multiprocessors (PDF). University of Michigan Electrical Engineering department. Архивирано из оригинала (PDF) 28. 01. 2012. г. Приступљено 25. 12. 2013.  Ph.D. dissertation.
  13. ^ Todd Langley and Rob Kowalczyk (2009). „Introduction to Intel Architecture: The Basics” (PDF). "White paper". Intel Corporation. Архивирано из оригинала (PDF) 07. 06. 2011. г. Приступљено 25. 5. 2011. 
  14. ^ Usselmann, Rudolf (9. 1. 2001). „OpenCores SoC Bus Review” (PDF). Приступљено 30. 5. 2011. 

Литература[уреди | уреди извор]

Преузето из „https://sr.wikipedia.org/w/index.php?title=Системска_магистрала&oldid=27431390”