DLX (arhitektura procesora)
DLX je arhitektura procesora tipa RISC koju su osmislili Džon L. Henesi i Dejvid A. Paterson, glavni kreatori MIPS i Berkeley RISC arhitektura (respektivno), dva osnovna primera RISC arhitekture. DLX je, zapravo, uprošćena varijanta MIPS procesora, sa prostom 32-bitnom load/store arhitekturom. Namenjena prvenstveno za obrazovne svrhe, DLX arhitektura se često koristi na univerzitetskim kursevima arhitekture računara. Ovo je slično MIX i MMIX arhitekturama Donalda Knuta iz serije knjiga The Art of Computer Programming.
Kod prvobitne MIPS arhitekture, jedna od metoda za poboljšanje performansi bila je ta da se sve instrukcije završe u jednom taktu, zbog čega je prevodilac morao da ubacuje operacije bez dejstva u slučajevima kada bi instrukciji trebalo više vremena za izvršavanje, na primer kod pristupa memoriji. Kod DLX arhitekture, korišćen je malo moderniji pristup za duge instrukcije: sistem prosleđivanja podataka i promena redosleda instrukcijama. U ovom slučaju, duže instrukcije se "zaustavljaju" u svojim funkcionalnim jedinicama, a onda se vraćaju u instrukcijski tok kada se završe. Spolja bi izvršavanje i dalje delovalo linearno.
Instrukcije DLX procesora mogu da se podele na tri grupe: R-tip, I-tip i J-tip. Instrukcije R-tipa su čiste registarske instrukcije, sa referencama na tri registra koje se nalaze u 32-bitnoj reči. Instrukcije I-tipa određuju dva registra i koriste 16 bitova da smeste neposrednu vrednost. Konačno, instrukcije J-tipa su skokovi, koji sadrže 26-bitnu adresu.
Kodovi operacija su dugi 6 bita, tako da postoji ukupno 64 moguće osnovne instrukcije. 5 bitova je potrebno za odabir jednog od 32 registra. U slučaju instrukcija R-tipa, ovo znači da je u upotrebi samo 21 bit u 32-bitnoj reči, što omogućuje upotrebu nižih 6 bitova za "proširene instrukcije“. Zbog ovoga, DLX podržava više od 64 instrukcija, pod uslovom da te dodatne instrukcije rade samo sa registrima. Ovo je korisno za stvari kao što je podrška za jedinicu za računanje u pokretnom zarezu.
DLX, kao i MIPS arhitektura, bazira svoju brzinu na upotrebi instrukcijske protočne obrade (pajplajn). Kod DLX arhitekture, protočna obrada je prilično jednostavna i sastoji se iz 5 stepeni:
- IF - dohvatanje instrukcije (instruction fetch)
- u ovom stepenu se instrukcija dohvata iz memorije.
- ID - dekodovanje instrukcije (instruction decode)
- ova jedinica dobija instrukciju pročitanu u IF stepenu i na osnovu nje određuje kod operacije i operande. Takođe dohvata vrednosti registara ako to operacija zahteva.
- EX - izvršavanje (execution)
- u ovom stepenu se izvršava instrukcija, tako što aritmetičko-logička jedinica daje rezultat na osnovu operanada
- MEM - pristup memoriji (memory access)
- ova jedinica dohvata podatke iz operativne memorije, na osnovu parametara iz ID i EX stepeni.
- WB - upis nazad u registre (write back)
- u ovom stepenu se rezultat instrukcije upisuje u neki od registara.
Literatura[uredi | uredi izvor]
- Sailer, Philip M.; Kaeli, David R. The DLX Instruction Set Architecture Handbook. Morgan Kaufmann. ISBN 978-1-55860-371-4.