Spisak ARM jezgara
Ovo je lista procesorskih jezgara baziranih na ARM arhitekturi ARM Holdings-a i trećih stranki, sortirana po generaciji izlaska i imenu. ARM obezbeđuje pregled brojnih proizvođača koji implmenetiraju ARM jezgra u svoj dizajn.[1] Keil takođe i malo noviji pregled proizvođača ARM baziranih procesora.[2] ARM dodatno izdaje tabelu[3] sa pregledom ARM linije procesora sa odnosom performanse i funkcionalnosti prema sposobnostima za novije familije ARM jezgara.
ARM jezgra[uredi | uredi izvor]
Dizajnirana od strane ARM[uredi | uredi izvor]
| ARM generacija | ARM arhitektura | ARM jezgro | Osobine | Keš (I / D), MMU | Tipično MIPS @ MHz |
|---|---|---|---|---|---|
| ARM1 | ARMv1 | ARM1 | Prva implementacija | Nema | |
| ARM2 | ARMv2 | ARM2 | ARMv2 donosi MUL instrukciju množenja | Nema | 4 MIPS @ 8 MHz 0.33 DMIPS/MHz |
| ARMv2a | ARM250 | Integrated MEMC (MMU), grafički i ulazno-izlazni procesor. ARMv2a donosi SWP i SWPB (swap) instrukcije. | Nema, MEMC1a | 7 MIPS @ 12 MHz | |
| ARM3 | ARMv2a | ARM3 | Prvi put integrisan memorijski keš. | 4 KB ujedinjen | 12 MIPS @ 25 MHz 0.50 DMIPS/MHz |
| ARM6 | ARMv3 | ARM60 | ARMv3 prvi podržava 32-bitni memorijski adresni prostor (prethodno 26-bitni) | Nema | 10 MIPS @ 12 MHz |
| ARM600 | Kao ARM60, keš i koprocesorska magistrala (za FPA10 jedinicu pokretnog zareza). | 4 KB ujedinjen | 28 MIPS @ 33 MHz | ||
| ARM610 | Kao ARM60, keš, nema koprocesorsku magistralu. | 4 KB ujedinjen | 17 MIPS @ 20 MHz 0.65 DMIPS/MHz | ||
| ARM7 | ARMv3 | ARM700 | 8 KB ujedinjen | 40 MHz | |
| ARM710 | As ARM700, nema koprocesorsku magistralu. | 8 KB ujedinjen | 40 MHz | ||
| ARM710a | Kao ARM710 | 8 KB ujedinjen | 40 MHz 0.68 DMIPS/MHz | ||
| ARM7TDMI | ARMv4T | ARM7TDMI(-S) | 3-stepena protočna obrada, Thumb (skup instrukcija), ARMv4 prvi obustavlja podršku za tradicionalno ARM 26-bitno adresiranje | Nema | 15 MIPS @ 16.8 MHz 63 DMIPS @ 70 MHz |
| ARM710T | Kao ARM7TDMI, keš | 8 KB ujedinjen, MMU | 36 MIPS @ 40 MHz | ||
| ARM720T | Kao ARM7TDMI, keš | 8 KB ujedinjen, MMU sa Fast Context Switch ekstenzijom | 60 MIPS @ 59.8 MHz | ||
| ARM740T | Kao ARM7TDMI, keš | MPU | |||
| ARM7EJ | ARMv5TEJ | ARM7EJ-S | 5-stepena protočna obrada, Thumb, Jazelle DBX, Enhanced DSP instrukcije | Nema | |
| ARM8 | ARMv4 | ARM810[4][5] | 5-stepena protočna obrada, statičko pretpostavljanje grananja, memorija duple propusnosti | 8 KB ujedinjen, MMU | 84 MIPS @ 72 MHz 1.16 DMIPS/MHz |
| ARM9TDMI | ARMv4T | ARM9TDMI | 5-stepena protočna obrada, Thumb | Nema | |
| ARM920T | Kao ARM9TDMI, keš | 16 KB / 16 KB, MMU sa FCSE (Fast Context Switch ekstenzija)[6] | 200 MIPS @ 180 MHz | ||
| ARM922T | Kao ARM9TDMI, keševi | 8 KB / 8 KB, MMU | |||
| ARM940T | Kao ARM9TDMI, keševi | 4 KB / 4 KB, MPU | |||
| ARM9E | ARMv5TE | ARM946E-S | Thumb, Enhanced DSP instrukcije, keševi | variable, tightly coupled memories, MPU | |
| ARM966E-S | Thumb, Enhanced DSP instrukcije | nema keš, TCM-ovi | |||
| ARM968E-S | Kao ARM966E-S | nema keš, TCM-ovi | |||
| ARMv5TEJ | ARM926EJ-S | Thumb, Jazelle DBX, Enhanced DSP instrukcije | varira, TCM-ovi, MMU | 220 MIPS @ 200 MHz | |
| ARMv5TE | ARM996HS | Nema radni takt, kao ARM966E-S | nema keševe, TCM-ovi, MPU | ||
| ARM10E | ARMv5TE | ARM1020E | 6-stepena protočna obrada, Thumb, Enhanced DSP instrukcije, (VFP) | 32 KB / 32 KB, MMU | |
| ARM1022E | Kao ARM1020E | 16 KB / 16 KB, MMU | |||
| ARMv5TEJ | ARM1026EJ-S | Thumb, Jazelle DBX, Enhanced DSP instrukcije, (VFP) | varira, MMU or MPU | ||
| ARM11 | ARMv6 | ARM1136J(F)-S[7] | 8-stepena protočna obrada, SIMD, Thumb, Jazelle DBX, (VFP), Enhanced DSP instrukcije | varira, MMU | 740 @ 532–665 MHz (i.MX31 sistem na čipu), 400–528 MHz |
| ARMv6T2 | ARM1156T2(F)-S | 8-stepena protočna obrada, SIMD, Thumb-2, (VFP), Enhanced DSP instrukcije | varira, MPU | ||
| ARMv6Z | ARM1176JZ(F)-S | Kao ARM1136EJ(F)-S | varira, MMU + TrustZone | 965 DMIPS @ 772 MHz, i do 2 600 DMIPS sa četiri procesora[8] | |
| ARMv6K | ARM11 MPCore | Kao ARM1136EJ(F)-S, 1–4 jezgra SMP | varira, MMU | ||
| SecurCore | ARMv6-M | SC000 | 0.9 DMIPS/MHz | ||
| ARMv4T | SC100 | ||||
| ARMv7-M | SC300 | 1.25 DMIPS/MHz | |||
| Cortex-M | ARMv6-M | Cortex-M0 [9] | Profil mikrokontrolera, Thumb + Thumb-2 podset (BL, MRS, MSR, ISB, DSB, DMB),[10] hardverska instrukcija množenja (opcionalno mala), opcionalni sistemski tajmer, opcionalna bit-banding memorija | Nema keš, Nema TCM, Nema MPU | 0.84 DMIPS/MHz |
| Cortex-M0+ [11] | Profil mikrokontrolera, Thumb + Thumb-2 podset (BL, MRS, MSR, ISB, DSB, DMB),[10] hardverska instrukcija množenja (opcionalno mala), opcionalni sistemski tajmer, opcionalna bit-banding memorija | Nema keš, Nema TCM, opcionalni MPU sa 8 regiona | 0.93 DMIPS/MHz | ||
| Cortex-M1 [12] | Profil mikrokontrolera, Thumb + Thumb-2 podset (BL, MRS, MSR, ISB, DSB, DMB),[10] hardverska instrukcija množenja (opcionalno mala), OS opcija dodaje SVC / blokovski pokazivač steka, opcionalni sistemski tajmer, nema bit-banding memoriju | Nema keš, 0-1024 KB I-TCM, 0-1024 KB D-TCM, Nema MPU | 136 DMIPS @ 170 MHz,[13] (0.8 DMIPS/MHz FPGA-zavisan)[14] | ||
| ARMv7-M | Cortex-M3 [15] | Profil mikrokontrolera, Thumb / Thumb-2, hardverske instrukcije množenja i deljenja, opcionalna bit-banding memorija | Nema keš, Nema TCM, opcionalni MPU sa 8 regiona | 1.25 DMIPS/MHz | |
| ARMv7E-M | Cortex-M4 [16] | Profil mikrokontrolera, Thumb / Thumb-2 / DSP / opcionalna FPv4 jedinica pokretnog zareza sa jednostrukom preciznošću, hardverske instrukcije množenja i deljenja, opcionalna bit-banding memorija | Nema keš, Nema TCM, opcionalni MPU sa 8 regiona | 1.25 DMIPS/MHz | |
| Cortex-R | ARMv7-R | Cortex-R4 [17] | Profil realnog vremena, Thumb / Thumb-2 / DSP / opcionalna FPv3 jedinica pokretnog zareza, hardverski množač i opcionalna instrukcija deljenja, opcionalna parnost & ECC za interne magistrale / keš / TCM, 8-stepena protočna obrada na dva jezgra sa zaključanim koracima i logikom za greške | 0-64 KB / 0-64 KB, 0-2 of 0-8 MB TCM, opt MPU with 8/12 regions | |
| Cortex-R5 (MPCore) [18] | Profil realnog vremena, Thumb / Thumb-2 / DSP / opcionalna FPv3 jedinica pokretnog zareza i preciznost, hardverski množač i opcionalna instrukcija deljenja, opcionalna parnost & ECC za interne magistrale / keš / TCM, 8-stepena protočna obrada na dva jezgra sa zaključanim koracima i logikom za greške / opcionalno kao 2 nezavisna jezgra, periferalni port niskog kašnjenja (LLPP), port akceleracije koherencije (ACP) [19] | 0-64 KB / 0-64 KB, 0-2 of 0-8 MB TCM, opcionalni MPU sa 12/16 regiona | |||
| Cortex-R7 (MPCore) [20] | Profil realnog vremena, Thumb / Thumb-2 / DSP / opcionalna FPv3 jedinica pokretnog zareza i preciznost, hardverski množač i opcionalna instrukcija deljenja, opcionalna parnost & ECC za interne magistrale / keš / TCM, 11-stepena protočna obrada na dva jezgra sa zaključanim koracima i logikom za greške / izvršavanje bez reda / dinamičko preimenovanje registara / opcionalno kao 2 nezavisna jezgra, periferalni port niskog kašnjenja (LLPP), ACP [19] | 0-64 KB / 0-64 KB, ? 0-128 KB TCM-ova, opcionalno MPU sa 16 regiona | |||
| Cortex-A | ARMv7-A | Cortex-A5 [21] | Profil aplikacije, ARM / Thumb / Thumb-2 / DSP / SIMD / opcionala VFPv4-D16 jedinica sa pokretnim zarezom / opcionalni NEON / Jazelle RCT i DBX, 1–4 jezgra / opcionalni MPCore, kontrolna jedinica (SCU), generic interrupt controller (GIC), accelerator coherence port (ACP) | 4-64 KB / 4-64 KB L1, MMU + TrustZone | 1.57 DMIPS / MHz per core |
| Cortex-A7 MPCore [22] | Profil aplikacije, ARM / Thumb / Thumb-2 / DSP / VFPv4-D16 FPU / NEON / Jazelle RCT and DBX / hardverska virtuelizacija, in-order execution, superscalar, 1–4 SMP cores, Large Physical Address Extensions (LPAE), kontrolna jedinica (SCU), generički kontroler prekida (GIC), ACP, arhitektura i osobine identične kao kod A15, 8-10 stepena protočna obrada, dizajn niske potrošnje[23] | 32 KB / 32 KB L1, 0-4 MB L2, MMU + TrustZone | 1.9 DMIPS / MHz po jezgru | ||
| Cortex-A8 [24] | Profil aplikacije, ARM / Thumb / Thumb-2 / VFPv3 FPU / NEON / Jazelle RCT i DAC, 13-stepena superskalarna protočna obrada | 16-32 KB / 16-32 KB L1, 0-1 MB L2 opcionalno ECC, MMU + TrustZone | do 2000 (2.0 DMIPS/MHz pri brzini od 600 MHz do više od 1 GHz) | ||
| Cortex-A9 MPCore [25] | Profil aplikacije, ARM / Thumb / Thumb-2 / DSP / Optional VFPv3 FPU / Optional NEON / Jazelle RCT i DBX, spekulativno superskalarno izvršavanje van reda, 1–4 SMP jezgara, kontrolna jedinica (SCU), generički kontroler prekida (GIC), port akceleracije koherencije (ACP) | 16-64 KB / 16-64 KB L1, 0-8 MB L2 opcionalne parnosti, MMU + TrustZone | 2.5 DMIPS/MHz po jezgru, 10,000 DMIPS @ 2 GHz na procesu izrade optimizovanom za performanse 45 nm (dvojezgarni) | ||
| ARM Cortex-A12 [26] | Profil aplikacije, ARM / Thumb-2 / DSP / VFPv4 FPU / NEON / hardverska virtuelizacija, spekulativno superskalarno izvršavanje van reda, 1–4 SMP jezgra, veliko proširenje vizičke adrese (LPAE), kontrolna jedinica (SCU), generički kontroler prekida (GIC), port akceleracije koherencije (ACP) | 32-64 KB / 32 KB L1, 256 KB-8 MB L2 | 3.0 DMIPS / MHz po jezgru | ||
| Cortex-A15 MPCore [27] | Profil aplikacije, ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / celobrojno deljenje / Fused MAC / Jazelle RCT / hardverska virtuelizacija, spekulativno superskalarno izvršavanje van reda, 1–4 SMP jezgra, veliko proširenje vizičke adrese (LPAE), kontrolna jedinica (SCU), generički kontroler prekida (GIC), ACP, 15-24 stepena protočna obrada[23] | 32 KB I$ sa parnošću / 32 KB D$ sa ECC L1, 0-4 MB L2, L2 ima ECC, MMU + TrustZone | Bar 3.5 DMIPS/MHz po jezgru (do 4.01 DMIPS/MHz u zavisnosti od implementacije).[28] | ||
| Cortex-A50 | ARMv8-A | Cortex-A53[29] | Profil aplikacije, AArch32 i AArch64, 1-4 SMP jezgra, Trustzone, NEON napredne SIMD, VFPv4, hardverska virtuelizacija, dvostruka redna protočna obrada | 8-64 KB sa parnošću / 8-64 KB sa ECC L1 po jezgru, 128 KB-2 MB L2 deljeno, 40-bitne fizičke adrese | 2.3 DMIPS/MHz |
| Cortex-A57[30] | Profil aplikacije, AArch32 i AArch64, 1-4 SMP jezgra, Trustzone, NEON napredne SIMD, VFPv4, hardverska virtuelizacija, višestruka duboko van-reda protočna obrada | 48 KB sa DED parnošću / 32 KB sa ECC L1 po jezgru, 512 KB-2 MB L2 deljeno, 44-bitne fizičke adrese | Bar 4.1 DMIPS/MHz po jezgru (do 4.76 DMIPS/MHz u zavisnosti od implementacije). | ||
| ARM generacija | ARM arhitektura | ARM jezgro | Osobine | keš (I / D), MMU | Tipično MIPS @ MHz |
Dizajnirana od strane trećih stranki[uredi | uredi izvor]
Ova jezgra implementiraju ARM skup instrukcija, a razvijena su nezavisno od strane kompanija koje licenciraju arhitekturu od ARM-a.
| Generacija | ARM arhitektura | Jezgro | Osobine | keš (I / D), MMU | Tipično MIPS @ MHz |
|---|---|---|---|---|---|
| StrongARM | ARMv4 | SA-110 | 5-stepena protočna obrada | 16 KB / 16 KB, MMU | 100-206 MHz 1.0 DMIPS/MHz |
| SA-1100 | izveden od SA-110 | 16 KB / 8 KB, MMU | |||
| Faraday[31] | ARMv4 | FA510 | 6-stepena protočna obrada | do 32 KB / 32 KB keš, MPU | 1.26 DMIPS/MHz 100-200 MHz |
| FA526 | do 32 KB / 32 KB keš, MMU | 1.26 MIPS/MHz 166-300 MHz | |||
| FA626 | 8-stepena protočna obrada | 32 KB / 32 KB keš, MMU | 1.35 DMIPS/MHz 500 MHz | ||
| ARMv5TE | FA606TE | 5-stepena protočna obrada | nema keš, nema MMU | 1.22 DMIPS/MHz 200 MHz | |
| FA626TE | 8-stepena protočna obrada | 32 KB / 32 KB keš, MMU | 1.43 MIPS/MHz 800 MHz | ||
| FMP626TE | 8-stepena protočna obrada, SMP | 1.43 MIPS/MHz 500 MHz | |||
| FA726TE | 13 stepena protočna obrada, dvostruka | 2.4 DMIPS/MHz 1000 MHz | |||
| XScale | ARMv5TE | XScale | 7-stepena protočna obrada, Thumb, Enhanced DSP instrukcije | 32 KB / 32 KB, MMU | 133–400 MHz |
| Bulverde | Wireless MMX, Wireless SpeedStep je dodat | 32 KB / 32 KB, MMU | 312–624 MHz | ||
| Monahans[32] | Wireless MMX2 je dodat | 32 KB / 32 KB (L1), opcionalni L2 keš do 512 KB, MMU | do 1.25 GHz | ||
| Sheeva | ARMv5 | Feroceon | 5-8 stepena protočna obrada, jednostruka | 16 KB / 16 KB, MMU | 600-2000 MHz |
| Jolteon | 5-8 stepena protočna obrada, dvostruka | 32 KB / 32 KB, MMU | |||
| PJ1 (Mohawk) | 5-8 stepena protočna obrada, jednostruka, Wireless MMX2 | 32 KB / 32 KB, MMU | 1.46 DMIPS/MHz 1.06 GHz | ||
| ARMv6 / ARMv7-A | PJ4 | 6-9 stepena protočna obrada, dvostruka, Wireless MMX2, SMP | 32 KB / 32 KB, MMU | 2.41 DMIPS/MHz 1.6 GHz | |
| Snapdragon | ARMv7-A | Scorpion [33] | 1 ili 2 jezgra. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv3 FPU / NEON (128-bita širok) | 256 KB L2 po jezgr | 2.1 DMIPS / MHz po jezgru |
| Krait [33] | 1, 2, ili 4 cores. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON (128-bita širok) | 4 KB / 4 KB L0, 16 KB / 16 KB L1, 512 KB L2 po jezgru | 3.3 DMIPS / MHz po jezgru | ||
| Apple A6, Apple A6X |
ARMv7-A | Apple Swift [34] | 2 jezgra. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON | L1: 32 KB / 32 KB, L2: 1 MB | 3.5 DMIPS / MHz po jezgru |
| Apple A7 | ARMv8-A | Apple Cyclone | 2 jezgra. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64 | L1: 64 KB / 64 KB, L2: 1 MB | |
| X-Gene | ARMv8-A | X-Gene | 64 bitni, četvorostruki, SMP | keš, MMU, Virtuelizacija | 3 GHz |
| Denver | ARMv8-A | Parker | 64 bitni |
Vidi još[uredi | uredi izvor]
Reference[uredi | uredi izvor]
- ^ „Line Card” (PDF). 2003. Arhivirano iz originala (PDF) 5. 6. 2011. g. Pristupljeno 6. 1. 2011.
- ^ ARM Ltd and ARM Germany GmbH. „Device Database”. Keil. Pristupljeno 6. 1. 2011.
- ^ „Processors”. ARM. 2011. Pristupljeno 6. 1. 2011.
- ^ ARM Holdings (7. 8. 1996), ARM810 – Dancing to the Beat of a Different Drum (PDF), Hot Chips, Arhivirano iz originala (PDF) 23. 09. 2015. g., Pristupljeno 21. 9. 2013
- ^ „VLSI Technology Now Shipping ARM810”. EE Times. 26. 8. 1996. Pristupljeno 21. 9. 2013.
- ^ Register 13, FCSE PID register ARM920T Technical Reference Manual
- ^ „ARM1136J(F)-S – ARM Processor”. Arm.com. Pristupljeno 18. 4. 2009.
- ^ „ARM11 Processor Family”. ARM. Pristupljeno 13. 12. 2010.
- ^ „Cortex-M0 Specification Summary; ARM Holdings.”. Arhivirano iz originala 21. 03. 2012. g. Pristupljeno 10. 12. 2013.
- ^ a b v „Cortex-M0/M0+/M1 Instruction set; ARM Holding.”. Arhivirano iz originala 18. 04. 2013. g. Pristupljeno 10. 12. 2013.
- ^ Cortex-M0+ Specification Summary; ARM Holdings.
- ^ „Cortex-M1 Specification Summary; ARM Holdings.”. Arhivirano iz originala 07. 07. 2011. g. Pristupljeno 10. 12. 2013.
- ^ "ARM Extends Cortex Family with First Processor Optimized for FPGA", ARM press release, March 19, 2007. Retrieved April 11, 2007.
- ^ "ARM Cortex-M1", ARM product website. Retrieved April 11, 2007.
- ^ „Cortex-M3 Specification Summary; ARM Holdings.”. Arhivirano iz originala 29. 08. 2012. g. Pristupljeno 10. 12. 2013.
- ^ „Cortex-M4 Specification Summary; ARM Holdings.”. Arhivirano iz originala 16. 06. 2012. g. Pristupljeno 10. 12. 2013.
- ^ „Cortex-R4 Specification Summary; ARM Holdings.”. Arhivirano iz originala 07. 07. 2011. g. Pristupljeno 10. 12. 2013.
- ^ „Cortex-R5 Specification Summary; ARM Holdings.”. Arhivirano iz originala 06. 07. 2012. g. Pristupljeno 10. 12. 2013.
- ^ a b „Cortex-R5 & Cortex-R7 Press Release; ARM Holdings; January 31, 2011.”. Arhivirano iz originala 07. 07. 2011. g. Pristupljeno 10. 12. 2013.
- ^ „Cortex-R7 Specification Summary; ARM Holdings.”. Arhivirano iz originala 12. 12. 2013. g. Pristupljeno 10. 12. 2013.
- ^ „Cortex-A5 Specification Summary; ARM Holdings.”. Arhivirano iz originala 07. 07. 2011. g. Pristupljeno 10. 12. 2013.
- ^ „Cortex-A7 Specification Summary; ARM Holdings.”. Arhivirano iz originala 03. 02. 2012. g. Pristupljeno 10. 12. 2013.
- ^ a b Deep inside ARM's new Intel killer; The Register; October 20, 2011.
- ^ „Cortex-A8 Specification Summary; ARM Holdings.”. Arhivirano iz originala 12. 12. 2013. g. Pristupljeno 10. 12. 2013.
- ^ „Cortex-A9 Specification Summary; ARM Holdings.”. Arhivirano iz originala 07. 10. 2011. g. Pristupljeno 10. 12. 2013.
- ^ Cortex-A12 Summary; ARM Holdings.
- ^ „Cortex-A15 Specification Summary; ARM Holdings.”. Arhivirano iz originala 07. 07. 2011. g. Pristupljeno 10. 12. 2013.
- ^ Exclusive : ARM Cortex-A15 "40 Per Cent" Faster Than Cortex-A9 | ITProPortal.com
- ^ „Cortex-A53 Processor”. ARM Holdings. Pristupljeno 13. 10. 2012.
- ^ „Cortex-A57 Processor”. ARM Holdings. Pristupljeno 13. 10. 2012.
- ^ [1][mrtva veza]
- ^ „3rd Generation Intel XScale Microarchitecture: Developer’s Manual” (PDF). download.intel.com. Intel. 2007. Pristupljeno 2. 12. 2010.
- ^ a b Qualcomm's New Snapdragon S4: MSM8960 & Krait Architecture Explored; Anandtech.
- ^ Lal Shimpi, Anand (15. 9. 2012). „The iPhone 5's A6 SoC: Not A15 or A9, a Custom Apple Core Instead”. AnandTech. Pristupljeno 15. 9. 2012.
Literatura[uredi | uredi izvor]
- Assembly Language Programming : ARM Cortex-M3; 1st Edition; Vincent Mahout; Wiley-ISTE; 256 pages;. 2012. ISBN 978-1-84821-329-6.
- The Definitive Guide to the ARM Cortex-M3 and Cortex-M4 Processors; 3rd Edition; Joseph Yiu; Newnes; 600 pages;. 2013. ISBN 978-0-12-408082-9.
- The Definitive Guide to the ARM Cortex-M3; 2nd Edition; Joseph Yiu; Newnes; 480 pages;. 2009. ISBN 978-1-85617-963-8. (Online Sample)
- The Definitive Guide to the ARM Cortex-M0; 1st Edition; Joseph Yiu; Newnes; 552 pages;. 2011. ISBN 978-0-12-385477-3. (Online Sample)