Пређи на садржај

Производња полупроводничких уређаја

С Википедије, слободне енциклопедије
Постројење за производњу полупроводничких уређаја у HP Labs

Производња полупроводничких уређаја је процес који се користи за производњу полупроводничких уређаја, обично интегрисаних кола (IC) као што су микропроцесори, микроконтролери и меморије (попут RAM и флеш меморије). То је вишестепени фотолитографски и физичко-хемијски процес (са корацима као што су термичка оксидација, наношење танких филмова, јонска имплантација, нагризање) током којег се електронска кола постепено стварају на плочици (ваферу), која је обично направљена од чистог монокристалног полупроводничког материјала. Силицијум се готово увек користи, али се за специјализоване примене користе и различита сложена полупроводничка једињења. Овај чланак се фокусира на производњу интегрисаних кола, мада се кораци попут нагризања и фотолитографије могу користити и за производњу других уређаја као што су ЛЦД и ОЛЕД екрани.[1]

Процес производње се обавља у високо специјализованим постројењима за производњу полупроводника, која се називају и ливнице или „фабови",[2] а централни део је „чиста соба". Код напреднијих полупроводничких уређаја, као што су модерни технолошки чворови од 14/10/7 nm, производња може трајати и до 15 недеља, са просеком у индустрији од 11–13 недеља.[3] Производња у напредним погонима је потпуно аутоматизована, са аутоматизованим системима за руковање материјалима који се брину о транспорту плочица од машине до машине.[4]

Једна плочица често садржи неколико интегрисаних кола која се називају чипови (матрице), јер се исецају из једне плочице. Појединачни чипови се одвајају од завршене плочице у процесу који се назива сингулација чипа или сечење плочице. Чипови затим могу проћи даљу монтажу и паковање.[5]

Унутар производних погона, плочице се транспортују унутар специјалних затворених пластичних кутија названих FOUP.[4] FOUP-ови у многим фабрикама садрже унутрашњу атмосферу азота која помаже да се спречи оксидација бакра на плочицама. Бакар се користи у модерним полупроводницима за жичане везе. Унутрашњост опреме за обраду и FOUP-ова се држи чистијом од околног ваздуха у чистој соби. Ова унутрашња атмосфера је позната као мини-окружење и помаже побољшању приноса који представља количину радних уређаја на плочици.[6]

Компаније које производе машине за индустријску производњу полупроводника укључују ASML, Applied Materials, Tokyo Electron и Lam Research.

Величина елемената

[уреди | уреди извор]

Величина елемента (feature size) одређена је ширином најмањих линија које се могу формирати у процесу производње полупроводника; ова мера је позната као ширина линије.[7] Обликовање се често односи на фотолитографију која омогућава дефинисање дизајна или обрасца уређаја на уређају током производње.[8]

Одређени полупроводнички процес има специфична правила о минималној величини (ширини или критичној димензији - CD) и размаку за елементе на сваком слоју чипа.[9] Обично новији полупроводнички процес има мање минималне величине и гушће размаке. У неким случајевима, ово омогућава једноставно смањење величине постојећег дизајна чипа како би се смањили трошкови, побољшале перформансе[9] и повећала густина транзистора (број транзистора по јединици површине) без трошкова новог дизајна.

Рани полупроводнички процеси имали су произвољне називе за генерације (нпр. HMOS I/II/III/IV и CHMOS III/III-E/IV/V). Касније је свака нова генерација процеса постала позната као технолошки чвор[10] или процесни чвор,[11] означен минималном величином елемента процеса у нанометрима (или историјски микрометрима) дужине гејта транзистора, као што је „90 nm процес". Међутим, ово није случај од 1994. године,[12] и број нанометара који се користи за именовање процесних чворова (видети Међународна технолошка мапа пута за полупроводнике) постао је маркетиншки термин који нема стандардизовану везу са функционалним величинама елемената или са густином транзистора.[13]

Историја

[уреди | уреди извор]
Види још: Списак примера скалирања полупроводника, Муров закон, MOS интегрисано коло, Индустрија полупроводника и Густина транзистора

20. век

[уреди | уреди извор]
Дијаграм транзистора са оксидним гејтом који су направили Фрош и Дерик 1957. године[14]

1955. године, Карл Фрош и Линколн Дерик, радећи у Bell Telephone Laboratories, случајно су узгојили слој силицијум-диоксида преко силицијумске плочице, при чему су приметили ефекте површинске пасивације.[15] До 1957. године, Фрош и Дерик су, користећи маскирање и предепозицију, успели да произведу транзисторе од силицијум-диоксида; прве планарне транзисторе са ефектом поља, код којих су дрен и сорс били суседни на истој површини.[16]

Побољшени тип MOSFET технологије, CMOS, развили су Чих-Танг Сах и Френк Ванлас у Fairchild Semiconductor 1963. године.[17] CMOS је комерцијализовала компанија RCA крајем 1960-их.[17] RCA је комерцијално користила CMOS за своја 4000-серију интегрисаних кола 1968. године, почевши са процесом од 20 μm, пре него што је постепено скалирала на 10 μm процес током наредних неколико година.[18]

Производња полупроводничких уређаја се од 1960-их проширила из Тексаса и Калифорније на остатак света, укључујући Азију, Европу и Блиски исток.

Величина плочица је временом расла, од 25 mm (1 инч) 1960. године, до 200 mm 1992. године.[19] Доласком плочица од 300 mm 2000. године, усвојени су и FOUP системи.[20] Међутим, многи производи који нису напредни и даље се производе на плочицама од 200 mm, као што су аналогни IC, RF чипови, енергетски IC, BCDMOS и MEMS уређаји.[21]

21. век

[уреди | уреди извор]
Intel-ова постројења у Чандлеру, Аризона

Од 2009. године, „чвор" је постао комерцијални назив за маркетиншке сврхе који означава нове генерације процесних технологија, без директне везе са дужином гејта, размаком метала или размаком гејта.[22] На пример, GlobalFoundries-ов 7 nm процес је сличан Intel-овом 10 nm процесу, чиме је конвенционално схватање процесног чвора постало замагљено.[23]

Године 2011, Intel је демонстрирао FinFET транзисторе, где гејт окружује канал са три стране, омогућавајући повећану енергетску ефикасност и мање кашњење гејта у поређењу са планарним транзисторима на 22nm чвору.[24]

До 2019. године, чипови од 14 и 10 нанометара су у масовној производњи, док су чипови од 7 нанометара у производњи код компанија TSMC и Samsung. Процес од 5 нанометара је Samsung почео да производи 2018. године.[25] Према подацима из 2019. године, чвор са највећом густином транзистора је TSMC-ов 5-нанометарски N5 чвор,[26] са густином од 171,3 милиона транзистора по квадратном милиметру.[27]

Од 2020. до 2023. године, дошло је до глобалне несташице чипова. Током ове несташице изазване пандемијом COVID-19, многе земље су почеле да дају субвенције компанијама за изградњу нових фабрика. Полупроводници су постали витални за светску економију и националну безбедност неких земаља.[28]

Списак корака

[уреди | уреди извор]

Ово је листа техника обраде које се више пута примењују током израде модерног електронског уређаја; ова листа не подразумева нужнo одређени редослед, нити да се све технике користе током производње. У пракси, редослед и примењене технике су често специфичне за понуду процеса од стране ливница, или специфичне за произвођача интегрисаних уређаја (IDM) за њихове сопствене производе. Сва опрема мора бити тестирана пре покретања фабрике полупроводника.[29] Ови процеси се изводе након дизајна интегрисаног кола.

Превенција контаминације и дефеката

[уреди | уреди извор]
Главни чланак: Чиста соба

Када су ширине елемената биле знатно веће од 10 микрометара, чистоћа полупроводника није представљала тако велики проблем као данас. Како уређаји постају интегрисанији, чисте собе морају бити још чистије. Данас су фабрике под притиском филтрираног ваздуха како би се уклониле и најмање честице које би се могле наталожити на плочицама и допринети дефектима. Радници у фабрикама за производњу полупроводника морају носити одела за чисту собу како би заштитили уређаје од контаминације од стране људи.[31] Да би се повећао принос, FOUP-ови и опрема могу имати мини-окружење са нивоом прашине ISO класе 1.[32][33]

Плочице (вафери)

[уреди | уреди извор]
Главни чланци: Плочица (електроника) и Монокристални силицијум

Типична плочица се прави од изузетно чистог силицијума који се узгаја у монокристалне цилиндричне инготе (буле) пречника до 300 mm помоћу Чокралскијевог процеса. Ови инготи се затим секу на плочице дебљине око 0,75 mm и полирају како би се добила веома правилна и равна површина. Током производног процеса плочице се често групишу у серије, које су представљене FOUP-ом, SMIF-ом или касетом за плочице.[20]

Обрада

[уреди | уреди извор]
Види још: Фабрикација плочице

У производњи полупроводничких уређаја, различити кораци обраде спадају у четири опште категорије: депозиција, уклањање, обликовање и модификација електричних својстава.

  • Депозиција је сваки процес којим се материјал расте, облаже или на други начин преноси на плочицу.
  • Уклањање је сваки процес којим се материјал уклања са плочице; примери укључују процесе нагризања и хемијско-механичку планаризацију (CMP).
  • Обликовање је обликовање или мењање депонованих материјала и генерално се назива литографија.
  • Модификација електричних својстава историјски је подразумевала допирање сорса и дрена транзистора.

FEOL (Front-End-of-Line) обрада

[уреди | уреди извор]
Главни чланак: FEOL

FEOL обрада се односи на формирање транзистора директно у силицијуму. Сирова плочица се обрађује растом ултра-чистог слоја силицијума без дефеката путем епитаксије.[34]

У најнапреднијим логичким уређајима, пре корака силицијумске епитаксије, изводе се трикови за побољшање перформанси транзистора који ће бити изграђени. Један метод укључује увођење корака напрезања где се депонује варијанта силицијума као што је силицијум-германијум (SiGe). Када се депонује епитаксијални силицијум, кристална решетка постаје нешто растегнута, што резултује побољшаном електронском покретљивошћу.

BEOL (Back-End-of-Line) обрада

[уреди | уреди извор]
Главни чланак: BEOL

Након што су различити полупроводнички уређаји створени, морају се међусобно повезати како би се формирала жељена електрична кола. Ово се дешава у низу корака обраде плочице који се заједнички називају BEOL. BEOL обрада укључује стварање металних проводних жица које су изоловане диелектричним слојевима.

Историјски, металне жице су биле састављене од алуминијума. У новије време, како се број нивоа повезивања за логику значајно повећао због великог броја транзистора који су сада међусобно повезани у модерном микропроцесору, временско кашњење у жичаним везама је постало толико значајно да је довело до промене у материјалу за жичане везе (од алуминијума до бакарних веза) заједно са променом у диелектричном материјалу у повезивању (од силицијум-диоксида до новијих low-κ изолатора).[35]

Метрологија плочица

[уреди | уреди извор]

Високо серијализована природа обраде плочица је повећала потражњу за метрологијом између различитих корака обраде. На пример, метрологија танких филмова заснована на елипсометрији или рефлектометрији се користи за строгу контролу дебљине гејт оксида, као и дебљине, индекса преламања и коефицијента апсорпције фоторезиста и других превлака.[36]

Тестирање уређаја

[уреди | уреди извор]
Главни чланак: Тестирање плочице

Када је фронт-енд процес завршен, полупроводнички уређаји или чипови се подвргавају различитим електричним тестовима како би се утврдило да ли функционишу правилно. Проценат уређаја на плочици за које се утврди да раде правилно се назива принос. Произвођачи су обично тајанствени око својих приноса,[37] али може бити и 30%, што значи да само 30% чипова на плочици ради како је намењено.

Принос уређаја

[уреди | уреди извор]

Принос уређаја или принос чипа је број радних чипова или матрица на плочици, дат у процентима јер број чипова на плочици може варирати у зависности од величине чипова и пречника плочице. Деградација приноса је смањење приноса, које је историјски углавном изазивано честицама прашине, међутим од 1990-их, деградација приноса је углавном изазвана варијацијом процеса, самим процесом и алатима који се користе у производњи чипова.

Опасни материјали

[уреди | уреди извор]
Види још: Опасности по здравље у занимањима у производњи полупроводника

У процесу производње користе се многи токсични материјали.[38] Ту спадају:

Неопходно је да радници не буду директно изложени овим опасним супстанцама. Висок степен аутоматизације уобичајен у индустрији производње интегрисаних кола помаже у смањењу ризика од излагања.

Временска линија комерцијалних MOSFET чворова

[уреди | уреди извор]
Главни чланци: Списак примера скалирања полупроводника и Густина транзистора
Година Чвор Произвођач Напомене
1968 20 μm RCA Први комерцијални CMOS процес
1971 10 μm RCA Скалирање CMOS технологије
1974 6 μm Различити Проширење у индустрији
1977 3 μm Различити Даље смањење
1981 1.5 μm Различити Улазак у субмикронску еру
1984 1 μm Различити Микронска граница
1987 800 nm Различити Наставак скалирања
1990 600 nm Различити Побољшање перформанси
1993 350 nm Различити Широка употреба
1996 250 nm Различити Масовна производња
1999 180 nm Различити Нова генерација
2001 130 nm Различити Даље напредовање
2003 90 nm Intel, TSMC Увођење strain engineering
2005 65 nm Intel, TSMC Побољшање густине
2007 45 nm Intel Увођење HKMG
2009 32 nm Intel Наставак скалирања
2010 28 nm TSMC, GlobalFoundries Индустријски стандард
2012 22 nm Intel Први FinFET
2014 14 nm Intel, Samsung Побољшани FinFET
2016 10 nm Samsung, TSMC Напредни FinFET
2018 7 nm TSMC, Samsung EUV литографија
2020 5 nm TSMC, Samsung Најнапреднији чвор
2022 3 nm TSMC, Samsung Најновија технологија

Види такође

[уреди | уреди извор]

Референце

[уреди | уреди извор]
  1. ^ Souk, Jun; Morozumi, Shinji; Luo, Fang-Chen; Bita, Ion (24. септембар 2018). Flat Panel Display Manufacturing. John Wiley & Sons. ISBN 978-1-119-16134-9. 
  2. ^ Hendrik Purwins; Bernd Barak; Ahmed Nagi; Reiner Engel; Uwe Höckele; Andreas Kyek; Srikanth Cherla; Benjamin Lenz; Günter Pfeifer; Kurt Weinzierl (2014). „Regression Methods for Virtual Metrology of Layer Thickness in Chemical Vapor Deposition”. IEEE/ASME Transactions on Mechatronics. 19 (1): 1—8. S2CID 12369827. doi:10.1109/TMECH.2013.2273435. Приступљено 9. новембар 2015. 
  3. ^ „8 Things You Should Know About Water & Semiconductors”. China Water Risk (на језику: енглески). 11. јул 2013. Приступљено 21. јануар 2023. 
  4. ^ а б Yoshio, Nishi (2017). Handbook of Semiconductor Manufacturing Technology. CRC Press. 
  5. ^ Lei, Wei-Sheng; Kumar, Ajay; Yalamanchili, Rao (6. април 2012). „Die singulation technologies for advanced packaging: A critical review”Неопходна новчана претплата. Journal of Vacuum Science & Technology B, Nanotechnology and Microelectronics: Materials, Processing, Measurement, and Phenomena. 30 (4): 040801. Bibcode:2012JVSTB..30d0801L. ISSN 2166-2746. doi:10.1116/1.3700230. 
  6. ^ Wang, H. P.; Kim, S. C.; Liu, B. (2014). Advanced FOUP purge using diffusers for FOUP door-off applicationНеопходна новчана претплата. 25th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014). стр. 120—124. ISBN 978-1-4799-3944-2. S2CID 2482339. doi:10.1109/ASMC.2014.6846999. 
  7. ^ Nishi, Yoshio; Doering, Robert (19. децембар 2017). Handbook of Semiconductor Manufacturing Technology. CRC Press. ISBN 978-1-4200-1766-3. 
  8. ^ Lambrechts, Wynand; Sinha, Saurabh; Abdallah, Jassem Ahmed; Prinsloo, Jaco (13. септембар 2018). Extending Moore's Law through Advanced Semiconductor Design and Processing Techniques. CRC Press. ISBN 978-1-351-24866-2. 
  9. ^ а б Shirriff, Ken (јун 2020). „Die shrink: How Intel scaled-down the 8086 processor”. Приступљено 22. мај 2022. 
  10. ^ „Overall Roadmap Technology Characteristics” (PDF). Semiconductor Industry Association. 
  11. ^ Shukla, Priyank. „A Brief History of Process Node Evolution”. Design And Reuse. 
  12. ^ Moore, Samuel K. (21. јул 2020). „A Better Way To Measure Progress in Semiconductors”. IEEE Spectrum: Technology, Engineering, and Science News. Приступљено 22. мај 2022. 
  13. ^ Ridley, Jacob (29. април 2020). „Intel 10nm isn't bigger than AMD 7nm, you're just measuring wrong”. PC Gamer. Архивирано из оригинала 28. октобар 2020. г. Приступљено 21. октобар 2020. 
  14. ^ Frosch, C. J.; Derick, L (1957). „Surface Protection and Selective Masking during Diffusion in Silicon”Неопходна новчана претплата. Journal of the Electrochemical Society (на језику: енглески). 104 (9): 547. doi:10.1149/1.2428650. 
  15. ^ Huff, Howard; Riordan, Michael (1. септембар 2007). „Frosch and Derick: Fifty Years Later (Foreword)”Неопходна новчана претплата. The Electrochemical Society Interface. 16 (3): 29. ISSN 1064-8208. doi:10.1149/2.F02073IF. 
  16. ^ Frosch, C. J.; Derick, L (1957). „Surface Protection and Selective Masking during Diffusion in Silicon”Неопходна новчана претплата. Journal of the Electrochemical Society (на језику: енглески). 104 (9): 547. doi:10.1149/1.2428650. 
  17. ^ а б „1963: Complementary MOS Circuit Configuration is Invented”. Computer History Museum. Архивирано из оригинала 23. јул 2019. г. Приступљено 6. јул 2019. 
  18. ^ Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. стр. 330. ISBN 9783540342588. Архивирано из оригинала 6. август 2020. г. Приступљено 21. јул 2019. 
  19. ^ Extending Moore's Law through Advanced Semiconductor Design and Processing Techniques. CRC Press. 13. септембар 2018. ISBN 978-1-351-24866-2. 
  20. ^ а б Zhang, Jie (24. септембар 2018). Wafer Fabrication: Automatic Material Handling System. Walter de Gruyter GmbH & Co KG. ISBN 978-3-11-048723-7. 
  21. ^ LaPedus, Mark (21. мај 2018). „200mm Fab Crunch”. Semiconductor Engineering. 
  22. ^ Shukla, Priyank. „A Brief History of Process Node Evolution”. design-reuse.com. Архивирано из оригинала 9. јул 2019. г. Приступљено 9. јул 2019. 
  23. ^ „Life at 10nm. (Or is it 7nm?) And 3nm - Views on Advanced Silicon Platforms”. eejournal.com. 12. март 2018. Архивирано из оригинала 9. јул 2019. г. Приступљено 9. јул 2019. 
  24. ^ „FinFET”. 
  25. ^ Shilov, Anton. „Samsung Completes Development of 5nm EUV Process Technology”. AnandTech. Архивирано из оригинала 20. април 2019. г. Приступљено 31. мај 2019. 
  26. ^ Cheng, Godfrey (14. август 2019). „Moore's Law is not Dead”. TSMC Blog. TSMC. Приступљено 25. септембар 2023. 
  27. ^ Schor, David (6. април 2019). „TSMC Starts 5-Nanometer Risk Production”. WikiChip Fuse (на језику: енглески). Архивирано из оригинала 5. мај 2020. г. Приступљено 7. април 2019. 
  28. ^ Miller, Chris. „What are semiconductors, and why are they vital to the global economy?”. World Economic Forum (интервју). 
  29. ^ „Power outage partially halts Toshiba Memory's chip plant”. Reuters. 21. јун 2019. Архивирано из оригинала 16. децембар 2019. г. Приступљено 16. децембар 2019 — преко www.reuters.com. 
  30. ^ „Introduction to Semiconductor Technology” (PDF) (application note). STMicroelectronics. AN900. 
  31. ^ „Study into human particle shedding”. www.cleanroomtechnology.com. Архивирано из оригинала 15. октобар 2020. г. Приступљено 14. октобар 2020. 
  32. ^ Lin, Tee; Ali Zargar, Omid; Juina, Oscar; Lee, Tzu-Chieh; Sabusap, Dexter Lyndon; Hu, Shih-Cheng; Leggett, Graham (2020). „Performance of Different Front-Opening Unified Pod (FOUP) Moisture Removal Techniques With Local Exhaust Ventilation System”Неопходна новчана претплата. IEEE Transactions on Semiconductor Manufacturing. 33 (2): 310—315. S2CID 213026336. doi:10.1109/TSM.2020.2977122. 
  33. ^ Kure, Tokuo; Hanaoka, Hideo; Sugiura, Takumi; Nakagawa, Shinya (2007). „Clean-room Technologies for the Mini-environment Age” (PDF). Hitachi Review. 56 (3): 70—74. CiteSeerX 10.1.1.493.1460 Слободан приступ. S2CID 30883737. Архивирано (PDF) из оригинала 1. новембар 2021. г. Приступљено 1. новембар 2021. 
  34. ^ Nishi, Yoshio; Doering, Robert (19. децембар 2017). Handbook of Semiconductor Manufacturing Technology. CRC Press. ISBN 978-1-4200-1766-3 — преко Google Books. 
  35. ^ „Introduction to Copper / Low-K Interconnects & Electromigration Fundamentals”. 
  36. ^ Löper, Philipp; Stuckelberger, Michael; Niesen, Bjoern; Werner, Jérémie; Filipič, Miha; Moon, Soo-Jin; Yum, Jun-Ho; Topič, Marko; De Wolf, Stefaan; Ballif, Christophe (2015). „Complex Refractive Index Spectra of CH3NH3PbI3 Perovskite Thin Films Determined by Spectroscopic Ellipsometry and Spectrophotometry”Неопходна новчана претплата. The Journal of Physical Chemistry Letters. 6 (1): 66—71. PMID 26263093. doi:10.1021/jz502471h. Приступљено 16. новембар 2021. 
  37. ^ „Yield and Yield Management” (PDF). Cost Effective Integrated Circuit Manufacturing (PDF). Integrated Circuit Engineering Corporation. 1997. ISBN 1-877750-60-3. Архивирано из оригинала 22. јануар 2023. г. Приступљено 22. јануар 2023. 
  38. ^ „Why tech pollution's going global”. CNET. 25. април 2002. Приступљено 17. фебруар 2024. 
  39. ^ Baliga, B. (2. децембар 2012). Epitaxial Silicon Technology. Elsevier. ISBN 978-0-323-15545-8 — преко Google Books. 

Додатна литература

[уреди | уреди извор]
  • Kaeslin, Hubert (2008). Digital Integrated Circuit Design, from VLSI Architectures to CMOS Fabrication. Cambridge University Press. , section 14.2.
  • Wiki related to Chip Technology
  • Yoshio, Nishi (2017). Handbook of Semiconductor Manufacturing Technology. CRC Press. 

Спољашње везе

[уреди | уреди извор]
Производња полупроводничких уређаја на Викимедијиној остави.
Преузето из „https://sr.wikipedia.org/w/index.php?title=Производња_полупроводничких_уређаја&oldid=30015851”