Logička optimizacija

Logička optimizacija, deo logičke sinteze, je proces nalaženja ekvivalentne reprezentacije određenih tj, zadatih logičkih kola pod jednim ili više zadatih uslova. Generalno, kolo je uslovnjeno samom, minimalno zadatom, veličinom čipa kao i unapred preciziranim kašnjenjem.

Uvod

Sa pojavom logičke sinteze, jedan od najvećih izazova pred EDA indistrijom je bila da pronađe najbolju netlist reprezentaciju datog opisa dizajna. Netlist predstavnja standard za opisivanje povezanosti u elektronskom dizajnu. EDA postavlja standarde u industriji automizacije elektronskog dizajna.

Dok je logička optimizacija drugog stepena postojala kao forma Kvajn–Maklaskijevog algoritma, u daljem razvoju dobijeno je Espreso istraživački logički umanjivač, ubrzan napredak na gustini čipa, i široko prihvatanje hardverskog opisnog jezika (HDL) za opis kola, sto je dovelo do formalizovanja domena logičke optimizacije kakav postoji danas.

Logička optimizacija je danas podeljena u razne kategorije bazirane na ova dva kriterijuma:

Bazirana na reprezentaciji kola

• Logičku optimizaciju drugog stepena
• Logičku reprezentaciju višeg nivoa

Bazirana na karakteristikama čipa

• Nizovna logička reprezentacija
• Kombinovana logička optimizacija

Dok čipovna reprezentacija drugog nivoa striktno koristi uprošćen pogled na čipove u smislu SOP što je mnogo primenjenije na PLA implementaciju dizajna, pri čemu je

• PLA - Programibilni logički niz
• SOP - zbir produkta, kanonska forma u boolean algebri
• POS - produkt suma u boolean algebri

Reprezentacija višeg nivoa je više generički pogled na čip u smislu arbitrarno pobezanih SOP, POS, faktor forma idr. Algoritmi u logičkoj optimizaciji generalno rade ili na strukturalnim (SOP, faktor forma) ili funkcionalnim (BDD, ADD) reprezentacijama čipa.

Upoređivanje reprezentacija drugog i viših nivoa

Ako imamo dve funkcije F₁ i F₂:

$F_{1}=AB+AC+AD,\,$

$F_{2}=A'B+A'C+A'E.\,$

Gorenavedenoj reprezentaciji drugog nivoa je potrebno šest izraza i 24 tanzistora u CMOS reprezentaciji.

Funkcionalna reprezentacija višeg nivoa bi bila:

P = B + C.

F₁ = AP + AD.

F₂ = A'P + A'E.

Dok je broj nivoa ovde 3, ukupan broj izraza i literala se smanjuje zbog deljenja izraza B + C.

Slično tome možemo razlikovati između sekvencialnih i kombinovanih kola, čije ponašanje se može opisati u obliku tablica stanja.

Vidi još

• Minimalizacija kola
• Dijagram binarne odluke

Literatura

• by Giovanni De Micheli. Synthesis and Optimization of Digital Circuits. ISBN 978-0-07-016333-1. }-