Logička simulacija
Logička simulacija je upotreba računarske simulacije za predviđanje ponašanja digitalnih kola i opisnih hardverskih jezika. Simulacija se može izvršiti na različitim stepenima fizičke apstrakcije, kao na primer na nivou tranzistora, na nivou ulaznih kola, na registarsko-transferskom nivou (RTN), elektronskom nivou (EN) ili na nivou ponašanja.
Koristi u proveri
[uredi | uredi izvor]Logika simulacija se može koristiti kao deo verifikacije procesa projektovanja opreme.
Simulacija ima prednost obezbeđivanja familijarnog izgleda i osećaja na korisnike, da je napravljena od istog jezika i simbola koji se koristi u dizajnu. Omogućavajući korisniku da direktno komunicira sa dizajnom, simulacija je prirodan način za dizajnera da dobije povratne informacije na njihov dizajn.
Dužina simulacije
[uredi | uredi izvor]Nivo napora potrebnih za otklanjanje grešaka i dalje proveravanje dizajna proporcionalan je zrelosti dizajna. To jest, u početku projektovanja života, greške i nepravilno ponašanje obično su brzo pronalažene. Kako dizajn sazreva, simulacija će zahtevati više vremena i resursa za pokretanje, a greške će se sve teže i teže nalaziti. Ovo je posebno problematično u modeliranju komponenti za moderne sisteme, svaka komponenta, koja menja svoj položaj u jednom ritmu na simulaciji će zahtevati nekoliko položaja da simulira.
Jednostavan pristup ovom pitanju može da oponaša kola na FPGA . Formalna verifikacija takođe može se posmatrati kao alternativa simulacije, iako formalno, dokaz nije uvek moguć ili lak.
Obećavajući način da se ubrza logička simulacija je da se koristi distribuirani i paralelni proračuni.[1]
Da bi pomogli u proceni simulacije, postoje sredstva za procenu pokrivenosti koda, funkcionalni premazi i logika premaz alata.
Događaj simulacija protiv simulacije ciklusa
[uredi | uredi izvor]Simulacija događaja omogućava da dizajn sadrži jednostavane privremene informacije – kašnjenje je potrebno za prenos signala sa jednog mesta na drugo. Tokom simulacije, promene signala se prate u obliku događaja. Promena u određeno vreme aktivira događaj posle izvesnog zastoja. Događaji su sortirani po vremenu, kada će doći, i kada su svi događaji u određeno vreme bili tretirani, simulirano vreme je prilagođeno vremenu sledećeg planiranog događaja. Koliko brzo događaji simulacije idu zavisi od broja obrađenih događaja (zbir aktivnosti na modelu).
Dok simulacija događaja može da pruži neke povratne informacije u vezi signala za sinhronizaciju, ovo nije zamena za statistiku vremenske analize,
Pri simulaciji ciklusa, nije moguće da se utvrdi kašnjenje. Tačan model ciklusa se koristi, i svako kolo se računa u svakom ciklusu. Cikllična simulacija, dakle, radi na stalnoj brzini, nezavisno od aktivnosti na modelu. Optimizovane realizacije mogu iskoristiti niski nivo aktivnosti za ubrzanje simulacije, preskakanje procene kola čiji ulazi se ne menjaju. U poređenju sa simulacijom događaja, simulator ciklusa ima tendenciju da bude brži, da skala bolje, i bolje odgovara za hardversko ubrzanje/emulaciju.
Međutim, dizajn čipa ukazuje na smulaciju događaja, dobija relativne pokazatelje zahvaljujući aktivnostima smanjenja faktora u kolu (zbog metoda, kao što su sat kola i snaga kola, koje postaju sve više i više u širokoj upotrebi u nastojanju da se smanji snaga disperzija). U ovim slučajevima, počev od simulacije događaja, koja samo simulira potrebne događaje, performansi ne mogu biti nepovoljniji položaj za cikličnu simulaciju. Simulacija događaja takođe ima prednost, veću fleksibilnost, obrada konstruktivnih karakteristika je teška da se nosi sa simulacijom kola, kao što je asinhrona logika i nesrazmerni satovi. Zbog ovih razloga, praktično sva komercijalna logika simulatora ima događaje bazirane na mogućnošću,čak iako se oni prvenstveno oslanjaju na tehniku kola.[2]
Vidi još
[uredi | uredi izvor]Reference
[uredi | uredi izvor]- ^ Software system for distributed event-driven logic simulation.
- ^ Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 978-0-8493-3096-4, a survey of the field of EDA.