DDR4 SDRAM

С Википедије, слободне енциклопедије

У рачунарству, DDR4 SDRAM, скраћеница за четврта генерација синхроне динамичке меморије насумичног приступа са двоструком брзином преноса података, је тип синхроне динамичке меморије са случајним приступом (SDRAM) са интерфејсом високе пропусности, који би требало да се појави на тржишту током 2013. е године.[1][2][3] То је једна од најновијих варијанти динамичке меморије са случајним приступом (DRAM), од којих су неке у употреби још од почетка 1970-их,[4] и предложени бржи наследник DDR2 и DDR3 технологија. Није компатибилна ни са једним од ранијих типова меморије са случајним приступом (RAM) услед различитих сигналних напона, физичког интерфејса и других фактора.

Предности[уреди | уреди извор]

Главна предност у односу на DDR3, је што поседује вишу фреквенцу радног такта и већу брзину преноса података. Подржава од 2133 до 4266 MT/s (милион трансфера по секунди) у поређењу са од 800 до 2133 MT/s код DDR3.[5][6][7] и нижи напон (1.05–1.2 V за DDR4,[6] у поређењу са 1.2–1.65 V за DDR3) са идентичном јачином струје.[8] DDR4 такође доноси промену у топологији. Одбацује се приступ повезивања више модула по меморијском каналу у корист један-на-један топологије где је сваки канал меморијског контролера повезан на један модул меморије.[6][9] Променљиви меморијски простори су такође очекивана опција на серверима.[6]

Развој и маркетиншка историја[уреди | уреди извор]

Тело за стандардизацију JEDEC је почело са радом на наследнику DDR3 око 2005-е,[10] око 2 године пре појаве DDR3 у 2007.[11][12] Детаљна архитектура DDR4 је требало да буде завршена током 2008-е.[13]

Неке значајније информације су објављене 2007-е,[14] и званичник Qimonda-е је објавио додатне детаље у презентацији током Intel Developer Forumа (IDF) у августу 2008-е.[14][15][16][17] За DDR4 је речено да користи 30 nm процес израде на 1.2 волта, са фреквенцом магистрале од 2133 MT/s "стандардне" брзине и 3200 MT/s "ентузијаистичке" брзине, и да ће стићи на тржиште током 2012-е, пре преласка на 1 волт у 2013.[15][17]

Затим, додатни детаљи су откривени током MemCon 2010 сајма рачунарске индустрије у Токију, на коме је презентација директор JEDEC-а под називом "Време је да промислимо DDR4" [18] са слајдом названимd "Нови путоказ: Реалистичнији путоказ је 2015-а" навела неке сајтове да напишу извештај како је представљање DDR4 вероватно[19] или сигурно[20][21] одложено до 2015-е. Међутим, тест узорци DDR4 су се појавили у складу са оригиналним распоредом током ране 2011. е године када су произвођачи почели да тврде да су масовна производња и излазак на тржиште заказани за 2012.[1]

DDR4 је требало да представља 5% тржишта DRAM меморија током 2013-е,[1] и да достигне масовно тржиште и 50% маркетиншке заступљености око 2015-е;[1] Од 2013-е је, међутим, прихватање DDR4 било одложено и не очекује се масовна тржишна заступљеност пре 2016-е или касније.[22] Прелазак са DDR3 на DDR4 је тиме дужи од просечних 5 година колико је требало за DDR3 да преузме масовно тржиште од DDR2.[6] Ово је делом због тога што потребне промене на другим компонентама обухватају све друге делове рачунарског система, који морају бити надограђени да раде са DDR4 меморијом.[5]

У фебруару 2009-е, Самсунг нострификовао процес израде од 40 nm за DRAM чипове, што је сматрао "значајним кораком" у развоју DDR4[23] још од 2009-е, када су DRAM чипови тек започели миграцију на 50 nm процес израде.[24] Јануара 2011-е, Самсунг је најавио почетак тестирања 2 GB DDR4 DRAM модула базираном на процесу израде између 30 и 39 nm.[25] Има максималну брзину трансфера података од 2133 MT/s на 1.2 V, користи pseudo open drain технологију (адаптирану са графичке DDR меморије[26]) и троши 40% мање енергије у односу на еквивалентни DDR3 модул.[25][27][28]

Три месеца касније у априлу 2011, Hynix најављује производњу DDR4 модула од 2 GB на 2400 MT/s, који такође ради на 1.2 V и процесу израде између 30 и 39 nm (тачан процес није наведен),[1] додајући да очекује почетак масовне производње у другој половини 2012.[1] Полупроводнички процес за DDR4 би требало да спадне испод 30 nm у периоду између краја 2012 и 2014.[6][29]

У мају 2012-е Micron Micron најављује[2]да циља на крај 2012-е за почетак производње за 30 nm модуле.

У јулу 2012-е, Самсунг најављује да је почео са производњом узорака првих баферованих модула од 16 GB (RDIMM) користећи DDR4 SDRAM за сервере у предузећима.[30][31]

У септембру 2012-е JEDEC је издао финалну спецификацију за DDR4.

Тржишна перцепција и перспективе[уреди | уреди извор]

У априлу 2013, новинар код International Data Group (IDG) - амерички технолошко истраживачка фирма која је изворно део IDC - је направио анализу своје перцепције безане за DDR4 SDRAM.[32] Закључци су да повећана популарност преносних рачунара и других уређаја који користе спорију али штедљивију меморију, успорење развоја у сектору традиционалних десктоп рачунара, и консолидација меморијског тржишта, значе да су марже на RAM меморију уске. Као резултат, теже је било постићи циљану првобитну високу цену за прозвод који је нов на тржишту, и капацитет је пребачен на друге секторе; Произвођачи SDRAM меморија и чипсетова су донекле затечени у проблему "кокошке и јајета" где, према извору iSupply, "нико неће да плати високу цену за DDR4 производе, а произвођачи не желе да производе меморију ако неће добро да зараде“.[32] Промена у расположењу тржишта ка десктоп рачунарству и представљање чипсетова са DDR4 подршком од стране Intelа и AMDа би потенцијално могли довести до "агресивног" раста.[32]

Имплементације[уреди | уреди извор]

Интелов план за Haswell-E архитектуру у 2014-ој је открио да ће компанија први пут употребити DDR4 SDRAM код Haswell-E процесора.[33] Слично, AMD ће увести подршку за DDR4 са Hierofalcon чипсетом и 2014-ој.[34]

Техничке спецификације[уреди | уреди извор]

Нови чипови ће користити извор струје од 1.2 V[35]‍:16[36][37] са помоћним напоном од 2.5 V звани VPP,[35]‍:16, насупрот стандардних 1.5 V код DDR3 чипова, и нисконапонским варијантама од 1.05 V које ће се појавити 2013-е. Очекује се да DDR4 буде представљен са брзином трансфера од 2133 MT/s,[35]‍:18 предвиђеном да порасте до потенцијалних 4266 MT/s[5] до 2013-е. Минимална брзина преноса од 2133 MT/s је резултат напретка направљеног са DDR3, који достиже до 2133 MT/s, па није било поенте представљати DDR4 на мањој брзини од те.[5][6] Techgage је тврдио да Самсунгов тест узорак из јануара 2011-е има CAS кашњење од 13 циклуса такта, што је сразмерно преласку са DDR2 на DDR3.[26]

Интерни блокови су повећани на 16 (4 битова за избор блока), са до 8 редова по модулу.[35]‍:16

Промене у протоколу укључују:[35]‍:20

  • Парност на командној/адресној магистрали
  • Инверзија магистрале података (као код GDDR4)
  • Циклична редундантна провера (CRC) на магистрали података
  • Независно програмирање индивидуалних меморија (DRAM) на модулу

Повећана густина меморије је очекивана, вероватно коришћењем TSV ("through-silicon via") или других тродимензионалних итегрисаних кола.[5][6][9][38] DDR4 спецификација ће укључивати стандардизовано слагање тродимензионалних интегрисаних кола од самог старта према речима JEDEC-а,[38] са залихом до 8 наслаганих чипова.[35]‍:12 X-bit Labs је предвидео "да ће као резултат DDR4 меморијски чипови високе густине постати релативно јефтини“.[5] Предохват остаје на 8n[35]‍:16 са групама блокова, укључујући коришћење две или четири селективне групе блокова.[39]

DDR4 такође најављује промену у топологији. Одбацује се приступ магистрале на коју је повезано више модула у корист један-на-један топологије где је сваки канал меморијског контролера повезан на један модул.[6][9] Ово наставља тренд већ виђен код ранијег преласка са PCI на PCI Express, где је паралелизам померен са интерфејса на контролер,[9] и вероватно ће поједноставити тајминг у модерним брзим магистралама података.[9] Променљиви меморијски простори су такође очекивана опција за сервере.[6][9]

Током 2008-е, јавила се забринутост у књизи Wafer Level 3-D ICs Process Technology да нескалирајући аналогни елементи као што су појачивачи струје и регулатори напона, и остала кола "дозвољавају значајно повећање у протоку али захтевају већу површину чипа“. Примери укључују CRC детекцију грешака, терминацију на чипу, распрснут хардвер, програмабилни пајплајн, ниска импеданса, и повећана потреба за сенс појачалима (услед смањења броја битова у битлинији због ниског напона). Аутори су напоменули да је као резултат, површина чипа коришћена за меморијски низ опадала временом од 70–78% код SDRAM и DDR1, преко 47% за DDR2, до 38% за DDR3 и потенцијално на мање од 30% за DDR4.[40]

Спецификација дефинише стандарде за x4, x8 и x16 меморијске уређаје капацитета од 2, 4, 8 и 16Gib.[41]

Шифровање команди[уреди | уреди извор]

Иако фундаментално и даље исто функционише, DDR4 доноси једну значајну промену у формат команди коришћен код претходних SDRAM генерација. Нови командни сигнал /ACT на ниском нивоу означава активирај (open row) команду.

Активирај команда захтева више адресних битова него било која друга (адресни битови од 18 редова код 8 Gb модула), па су стандардни /RAS, /CAS и /WE сигнали дељени са адресним битовима вишег реда који нису у употреби када је /ACT на високом логичком нивоу. Комбинација /RAS=L, /CAS=H и /WE=H који су претходно кодирали активирај команду се не користи.

Као и код претходних SDRAM кодирања, A10 се користи да изабере варијанте команди: аутоматско претпуњење код команди читања и писања, и један блок против свих блокова за команду претпуњења. Такође селектује две варијанте ZQ калибрационе команде.

In addition, A12 is used to request burst chop: truncation of an 8-transfer burst after 4 transfers. Although the bank is still busy and unavailable for other commands until 8 transfer times have elapsed, a different bank can be accessed.

Такође, број адреса блокова је знатно повећан. Постоје 4 бита одабира блока, ради одабира до 16 блокова унутар сваке DRAM: 2 бита за адресирање блока (BA0, BA1), и 2 за адресирање групе блокова (BG0, BG1). Постоје додатне тактовне рестрикције при приступању блоковима унутар исте групе блокова; брже је приступити блоку из друге групе блокова.

Постоје и 3 сигнала одабира чипа (C0, C1, C2), који омогућују да се до 8 наслаганих чипова смести унутар једног DRAM пакета. Они ефективно служе као три додатна бита одабира блока, што даје укупно до 7 (128 могућих блокова).

кодови DDR4 команди[42]
/CS BGn, BAn /ACT A17 A16
/RAS		 A15
/CAS		 A14
/WE		 A13 A12 A11 A10 A9–0 Команда
H — x — Уклони селекцију (нема операције)
L блок L адреса реда Активирај (activate): отвори ред
L x H x H H H — x — Нема операције
L x H x H H L x дуго x ZQ Калибрација
L блок H x H L H x BC x AP Колона Читање (BC=burst chop)
L блок H x H L L x BC x AP Колона Уписивање (AP=auto-precharge)
L x H x L H H — x — (Недодељен, резервисан)
L x H x L H L x H x Унапред напуни све блокове
L блок H x L H L x L x Унапред напуни један блок
L x H x L L H — x — Освежи
L регистар H 0 L L L 0 подаци Постави мод регистре (MR0–MR6)

Напомена: x битови су неважне вредности ("don't care"), али морају имати исправан напон, или 0 или 1.

Стандардне брзине трансфера су 1600, 1866, 2133 и 2400 MT/s.[42] (12/15, 14/15, 16/15 и 18/15 GHz брзине радног такта, двострука брзина преноса). 2666 и 3200 MT/s (20/15 и 24/15 GHz брзине радног такта) су доступне, али спецификације још није довршњна.

Разматрања дизајна[уреди | уреди извор]

Неке кључне тачке за дизајн интегрисаних кола и штампаних плоча су идентификоване од стране DDR4 тима у Micron Technology:[43]

Дизајн интегрисаних кола:[43]

  • VrefDQ калибрација (DDR4 "захтева да VrefDQ калибрација буде извршавана од стране контролера");
  • Нове шеме адресирања ("груписање блокова", ACT_n као замена за RAS#, CAS#, и WE# команде, PAR и Alert_n for error checking и DBI_n за инверзију магистрале података);
  • Нова својства за чување енергије (аутоматско самоосвежавање уз малу потрошњу струје, освежавање контролисано температуром, освежавање са фином гранулацијом, инверзија магистрале података, и CMD/ADDT кашњење).

Дизајн штампане плоче:[43]

  • Нови извори напајања (VDD/VDDQ на 1.2V и VPP на 2.5V);
  • VrefDQ мора бити интерно повезан на DRAM док је VrefCA повезан спољашње са плоче;
  • DQ пинови искључују високо помоћу pseudo-open-drain улаза/излаза (ово се разликује од CA пинова код DDR3 који су централно закачени за VTT).[43]

Паковање модула[уреди | уреди извор]

DDR4 меморија долази у модули од 288 пинова, аналогно 240-пинским DDR2/DDR3 модулима.[35]‍:11 Пинови су постављени ближе један другом (0.85 mm уместо 1.0) да би задовољили стандардну (133.35 mm) дужину модула, висина незнатно повећана на (31.25 mm уместо 30.35 mm) да би се олакшало усмеравање сигнала, и дебљина је повећана (на 1.2 mm са 1.0) да би се сместило више сигналних слојева.

DDR4 SO-DIMM модули имају 256 пинова (уместо 204), међусобно збијених (на размак од 0.5 mm уместо 0.6), шири су за 1.0 mm (68.6 mm уместо 67.6), али задржавају исту висину од 30 mm.[35]‍:11

Референце[уреди | уреди извор]

  1. ^ а б в г д ђ „Hynix produces its first DDR4 modules”. behardware.com. 5. 4. 2011. Архивирано из оригинала 15. 04. 2012. г. Приступљено 14. 4. 2012.  |first1= захтева |last1= у Authors list (помоћ)
  2. ^ а б Micron teases working DDR4 RAM, engadget.com, 8. 5. 2012, Приступљено 8. 5. 2012 
  3. ^ „Samsung mass-produces DDR4”. Приступљено 31. 8. 2013. 
  4. ^ The DRAM Story (PDF), www.ieee.org, 2008, стр. 10, Архивирано из оригинала (PDF) 4. 6. 2011. г., Приступљено 23. 1. 2012 
  5. ^ а б в г д ђ Shilov, Anton (16. 8. 2010), Next-Generation DDR4 Memory to Reach 4.266 GHz, Xbitlabs.com, Архивирано из оригинала 19. 12. 2010. г., Приступљено 3. 1. 2011 
  6. ^ а б в г д ђ е ж з и 後藤 弘茂 ("Gotou Shigehiro"). „メモリ4Gbps時代へと向かう次世代メモリDDR4 ("Towards Next-Generation 4Gbps DDR4 Memory")”. 2010-08-16. PC Watch (Japan). Приступљено 25. 4. 2011.  (English translation)
  7. ^ At the time of publication DDR3 was described as reaching a limit at 2133 MHz; since then a wide range of DDR3 memory with speeds of 2400 or higher have become available, so the cited upper limit is now outdated.
  8. ^ Samsung announces 16GB DDR4 DIMM to be released in 2014 :: TweakTown USA Edition
  9. ^ а б в г д ђ Swinburne, Richard (26. 8. 2010). „DDR4: What we can Expect”. bit-tech.net. Приступљено 28. 4. 2011.  – Page 1 – Page 2 – Page 3
  10. ^ Sobolev, Vyacheslav (31. 5. 2005). „JEDEC: Memory standards on the way”. digitimes.com. Архивирано из оригинала 13. 04. 2013. г. Приступљено 28. 4. 2011. „'Initial investigations have already started on memory technology beyond DDR3. JEDEC always has about three generations of memory in various stages of the standardization process: current generation, next generation, and future.'” 
  11. ^ „DDR3: Frequently asked questions” (PDF). Kingston Technology. Архивирано из оригинала (PDF) 31. 7. 2009. г. Приступљено 28. 4. 2011. „'"DDR3 memory launched in June 2007"'” 
  12. ^ Valich, Theo (2. 5. 2007). „DDR3 launch set for May 9th”. The Inquirer. Архивирано из оригинала 05. 02. 2010. г. Приступљено 28. 4. 2011. 
  13. ^ Hammerschmidt, Christoph (29. 8. 2007). „Non-volatile memory is the secret star at JEDEC meeting”. eetimes.com. Архивирано из оригинала 02. 10. 2012. г. Приступљено 28. 4. 2011. 
  14. ^ а б „DDR4 – the successor to DDR3 memory”. The "H" (h-online.com). 21. 8. 2008. Архивирано из оригинала 26. 05. 2011. г. Приступљено 28. 4. 2011. „'The JEDEC standardisation committee cited similar figures around one year ago'” 
  15. ^ а б Graham-Smith, Darien (19. 8. 2008). „IDF: DDR3 won't catch up with DDR2 during 2009”. PC Pro. Архивирано из оригинала 07. 06. 2011. г. Приступљено 28. 4. 2011. 
  16. ^ Volker Risska (Volker Rißka) (21. 8. 2008). „IDF: DDR4 als Hauptspeicher ab 2012 ["Intel Developer Forum: DDR4 as the main memory from 2012"]”. computerbase.de. Приступљено 28. 4. 2011.  (English)
  17. ^ а б Novakovic, Nebojsa (19. 8. 2008). „Qimonda: ddr3 moving forward”. The Inquirer. Архивирано из оригинала 25. 11. 2010. г. Приступљено 28. 4. 2011. 
  18. ^ Gervasi, Bill. „Time to rethink DDR4” (PDF). July 2010. Discobolus Designs. Приступљено 29. 4. 2011. 
  19. ^ „DDR4-Speicher kommt wohl später als bisher geplant ("DDR4 memory is probably later than previously planned")”. heise.de. 17. 8. 2010. Приступљено 29. 4. 2011.  |first1= захтева |last1= у Authors list (помоћ) (English)
  20. ^ Nilsson, Lars-Göran (16. 8. 2010). „DDR4 not expected until 2015”. semiaccurate.com. Приступљено 29. 4. 2011. 
  21. ^ By 'annihilator' (18. 8. 2010). „DDR4 memory in Works, Will reach 4.266GHz”. wccftech.com. Приступљено 29. 4. 2011. 
  22. ^ Shah, Agam. "Adoption of DDR4 memory faces delays" Архивирано на сајту Wayback Machine (11. јануар 2015), TechHive (IDG), April 12, 2013. Retrieved on June 30, 2013.
  23. ^ Gruener, Wolfgang (4. 2. 2009). „Samsung hints to DDR4 with first validated 40 nm DRAM”. tgdaily.com. Архивирано из оригинала 24. 05. 2009. г. Приступљено 16. 6. 2009. 
  24. ^ Jansen, Ng (20. 1. 2009). „DDR3 Will be Cheaper, Faster in 2009”. dailytech.com. Архивирано из оригинала 22. 06. 2009. г. Приступљено 17. 6. 2009. 
  25. ^ а б „Samsung Develops Industry's First DDR4 DRAM, Using 30nm Class Technology”. Samsung. 11. 4. 2011. Приступљено 26. 4. 2011. 
  26. ^ а б Perry, Ryan (6. 1. 2011). „Samsung Develops the First 30nm DDR4 DRAM”. techgage.com. Приступљено 29. 4. 2011. 
  27. ^ „Samsung Develops Industry's First DDR4 DRAM, Using 30nm Class Technology”. Samsung. 4. 1. 2011. Приступљено 13. 3. 2011. 
  28. ^ Protalinski, Emil (4. 1. 2011), Samsung develops DDR4 memory, up to 40% more efficient, Techspot.com, Приступљено 23. 1. 2012 
  29. ^ „Diagram: Anticipated DDR4 timeline”. 2010-08-146. PC Watch (Japan). Приступљено 25. 4. 2011.  (Linked from cited PC Watch article dated August 16, 2010)
  30. ^ „Samsung Samples Industry’s First DDR4 Memory Modules for Servers.”. Архивирано из оригинала 4. 11. 2013. г. Приступљено 30. 11. 2013. 
  31. ^ Samsung Samples Industry’s First 16-Gigabyte Server Modules Based on DDR4 Memory technology
  32. ^ а б в Shah, Agam (12. 4. 2013). „Adoption of DDR4 memory faces delays”. IDG News. Приступљено 22. 4. 2013. 
  33. ^ Haswell-E - Intel's First 8 Core Desktop Processor Exposed
  34. ^ New AMD embedded roadmap shows 64-bit ARM Cortex-A57 chip - The Tech Report
  35. ^ а б в г д ђ е ж з Jung, J.Y. (11. 9. 2012), „How DRAM Advancements are Impacting Server Infrastructure”, Intel Developer Forum 2012, Samsung, Архивирано из оригинала 27. 11. 2012. г., Приступљено 15. 9. 2012 
  36. ^ Looking forward to DDR4, Pcpro.co.uk, 19. 8. 2008, Архивирано из оригинала 24. 09. 2019. г., Приступљено 23. 1. 2012 
  37. ^ IDF: DDR4 - the successor to DDR3 memory, Heise-online.co.uk, 21. 8. 2008, Приступљено 23. 1. 2012 
  38. ^ а б „JEDEC Announces Broad Spectrum of 3D-IC Standards Development”. JEDEC. 17. 3. 2011. Приступљено 26. 4. 2011. 
  39. ^ „Main Memory: DDR3 & DDR4 SDRAM”. jedec.org. Приступљено 14. 4. 2012. 
  40. ^ Tan, Gutmann and Reif (2008). Wafer Level 3-D ICs Process Technology. Springer. стр. 278(sections 12.3.4—12.3.5). 
  41. ^ JEDEC STANDARD DDR4 SDRAM SEPTEMBER 2012
  42. ^ а б JEDEC Standard JESD79-4: DDR4 SDRAM, JEDEC Solid State Technology Association, 2012, Архивирано из оригинала 28. 09. 2012. г., Приступљено 11. 10. 2012.  Username "cypherpunks" and password "cypherpunks" will allow download.
  43. ^ а б в г „Want the latest scoop on DDR4 DRAM? Here are some technical answers from the Micron team of interest to IC, system, and pcb designers”. Denali Memory Report, a memory market reporting site. 26. 7. 2012. Архивирано из оригинала 2. 12. 2013. г. Приступљено 22. 4. 2013. 

Литература[уреди | уреди извор]

DDR4 SDRAM на Викимедијиној остави.
Преузето из „https://sr.wikipedia.org/w/index.php?title=DDR4_SDRAM&oldid=27443233”