Интегрисано коло специфичне намене

С Википедије, слободне енциклопедије
А траy оф апплицатион-специфиц интегратед цирцуит (АСИЦ) цхипс

Интегрисано коло специфичне намене или АСИЦ ( од енгл. Application-specific integrated circuit) је интегрисано коло прилагођено посебној намени уместо општој употреби. На пример чип намењен да ради у дигиталном диктафону или чип за рударење биткојна. Стандардни производи специфичне намене (енгл. Application-specific standard products су између АСИЦ-а и стандардних интегрисаних кола попут 7400 серије или 4000 серије.

Како се величина елемената смањила а алати за дизајн побољшали током година, максимална могућа сложеност (и тиме употребљивост) АСИЦ-а је порасла од 5,000 логичких капија до преко 100 милиона. Савремени АСИЦ-и често укључују читав микропроцесор, меморијске блокове са РОМ, РАМ, ЕЕПРОМ, флеш меморијом и другим великим градивним блоковима. Такав АСИЦ се оби;но назива СоЦ (од енгл. System-on-chip). Дизајнери дигиталних АСИЦ-а често користе језике за опис хардвера попут Верилога или ВХДЛ-а, да опишу функционалности АСИЦ-а.

ФПГА је савремена технологија за изградњу протоплоча или прототипа од стандардних делова. Програмабилни логички блокови и програмибилне повезнице дозвољавају да се исти ФПГА користи у многим применама. За мања кола или нижи обим производње, ФПГА могу бити и исплативији од АСИЦ дизајна, чак и у продукцији. Трошак развоја АСИЦ-а може достићи и милионе долара.

Историјат[уреди | уреди извор]

Првобитни АСИЦ-и су користили технологију логичких низова. Једна рана успешна пословна примена била су кола у 8-битном ЗX81 и ЗX Спецтрум повољним личним рачунарима из 1981 и 1982. Ове је Синклер користио као јефтине уређаје за Улаз-Излаз намењене за управљање графиком рачунара.

Подешавање се радило изменама на металној повезној маски. Логички низови су имали сложеност до на пар хиљада кола. Касније верзије постале су уопштеније са друкчијим чиповима подешеним металним и полисиликонским слојевима. Неки чипови укључују РАМ елементе.

Дизајн стандардне ћелије[уреди | уреди извор]

Средином 80-их, дизајнер би одабрао произвођача АСИЦ-а и имплементисао свој дизајн алатима које би произвођач снабдео. Иако су постојали и други алати за дизајн, није постојала ефективна веза између тих алата и конкретне шеме и карактеристика перформанси полупроводника разних АСИЦ произвођача, тако да су већина дизајнера користили алате специфичне за дату творницу. Решење овог проблема, које је и дало уређање веће густине, је имплементација стандардних ћелија. Сваки АСИЦ произвођач могао је направити функционалне блокове знаних електричних одлика, попут времена пропагације, капацитивности и индуктивности, које су се могле представљати и у туђим алатима. Дизајн стандардне ћелије је употреба ових функционалних блокова за постизање високе густине кола и добрих електричних перформанси. Овакав дизајн налази се између логичких низова у пуног прилагођеног дизајна и по цени развоја и по цени израде.

До касних 90-их, алати за логичку синтезу су се појавили. Ти алати су могли компилирати хардверске описе у листе повезаних елемената (енгл. netlist). Интегрисана кола стандардне ћелије дизајнирана су у следећим концептуалним корацима, мада се ови кораци у пракси у великој мери преклапају:

  1. Тим инжењера започиње са неформалним разумевањем тражених функција новог АСИЦ-а, обично изведених из анализе захтева.
  2. Затим тим прави опис, у језику за опис хардвера, АСИЦ-а који који ће задовољити ове услове. Овај процес је аналоган писању програма у језику високог нивоа. Ово се најчешће зове РТЛ (енгл. register-transfer level) дизајн.
  3. Подобност намени проверава се функционалном верификацијом. Ово може обухватити технике попут логичке симулације, емулације или стварањем еквивалентног чисто-софтверског модела. Свака техника има предности и мане и често се више њих користи.
  4. Логичка синтеза претвара РТЛ дизајн у велику колекцију стандардних ћелија. Ове ћелије су преузете из библиотеке која садржи предодређене скупине капија (попут 2 инпут нор, 2 инпут нанд, инвертере, итд.). Стандардна ћелија је обично специфична за намењеног произвођача АСИЦ-а. Добијена скупина стандардних ћелија са електричним везама међу собом зове се листом повезаних елемената нивоа капија.
  5. Ова листа се затим обрађује алатом за постављање (енгл. placement) који поставља стандардне ћелије на област која представља израђени АСИЦ. Покушава наћи најбоље постављање ћелија зависно од многоструких задатих услова.
  6. Алат за повезивање (енгл. routing) узима физички распоред ових ћелија и на основу листе повезаних елемената прави електричне везе међу њима. Будући да је простор претраге проблема велики, овај алат ће произвести "задовољавајуће" пре него "глобално оптимално" решење. Излаз је датотека која се може употребити за израду фотомаске која ће омогућити постројењу за израду полупроводника да произведе физичка интегрисана кола.
  7. Са крајњом шемом, екстракција кола срачунава параситетске отпоре и капацитете. У случају дигиталног кола, ово ће се мапирати на информације од кашњењу, одакле се перформансе кола процењују, обично статичком временском анализом. Ово и други завршни тестови попут провере правила дизајна и анализе потрошње снаге намењени су за гарантовање тачног функционисања уређаја у свим екстремима процеса, напона и температуре. Када се ови тестови заврше, објављује се информација о фотомасци ради израде чипа.

Изведени на нивоу вештине уобичајеном у индустрији, ови кораци скоро увек резултују потпуним уређајем који имплементира првобитни дизајни, осим ако сама израда чипа уведе нека несавршенства.

Овај ток дизајна такође су чести у стандардном дизајну производа. Битна разлика је да дизајн стандардних ћелија користи произвођачеве библиотеке који су коришћени у можда и стотине других имплементација те су стога мање ризичне од потпуно прилагођеног дизајна. Стандардне ћелије производе густину дизајна која је исплативија и такође могу интегрисати блокове интелектуалног власништва (енгл. IP cores) и СРАМ за разлику од логичких низова.

Логички низови и полуприлагођени дизајн[уреди | уреди извор]

Микроскопска фотографија логичког низа АСИЦ која показује предефинисане логичке ћелије и прилагођене везе. Ова шема користи мање од 20% доступних логичких капија.

Дизајн логичког низа је метод израде у коме су дифузни слојеви, т.ј. транзистори и други активни уређаји предефинисани и вафери који садрже те уређаје се чувају инвентару пре метализације, односно неповезати. След физичког дизајна дефинише повезнице коначног уређаја. За већину АСИЦ произвођача, ово се састоји од два до чак девет металних слојева, са сваким нормалним изнад прошлог. Трошкови развоја су много нижи јер фотолитографске маске су потребне само за металне слојеве, а циклуси производње су много краћи јер је метализација релативно брз процес.

АСИЦ-и базирани на логичким низовима су увек компромис јер се мапирање низајна на вафер који је произвођач имао у инвентару никада не резултује стопроцентном употребом. Често потешкоће у намештању веза захтевају пребацивање на већи низ са повишењем цене дела. Ове муке су често кривица софтвера за шему којим су се ове везе одређивале.

Потпуно прилагођени дизајн[уреди | уреди извор]

Микроскопска фотографија прилагођеног АСИЦ (486 чипсета) са дизајном заснованим на колима горе и подешеним колима доле

Потпуно прилагођени АСИЦ дизајн дефинише сам све фотолитографске слојеве уређаја. Потпуно прилагођени дизајн користи се и за АСИЦ дизајн као и дизајн производа. Погодности оваквог дизајна мања површина (те мања цена производње), побољшање перформанси као и могућност интегрисања аналогних компоненти и других пред-дизајнираних и тиме потпуно проверених компоненти, попут језгара микропроцесора која формирају "систем на чипу".

Мане су повећано време израде и дизајна, повишене цене развоја, више сложености у систему за дизајна и далеко већа потребна вештина дизајнерског тима.

За чисто дигиталне дизајне зато библиотеке стандардних ћелија са модерним ЦАД системима могу понудити добре перформансе у односу на цену уз низак ризик. Аутоматизовани алати за шеме су лаки за коришћење и брзи са могућношћу ручног поправљања и оптимизације било ког дела система.

Структурисани дизајн[уреди | уреди извор]

Структурисани АСИЦ дизајн је релативно нов термин у индустрији због чега није увек исто дефинисан. Ипак, основна премиса је смањење циклуса производње и развоја помоћу предефинисаних металних слојева (чиме се смањује време израде) и унапред одређеним одликама силикона (чиме се смањује време развоја).

Разлика између логичког низа и структурисаног АСИЦ-а је то што у низу предефинисани метални слојеви служе за убрзање циклуса израде, док у структурисаном АСИЦ-у њихова употреба је примарно за смањење трошка скупова масака као и убрзање времена развоја. На пример, у дизајну заснованом на ћелијама или низовима корисник мора сам пројектовати структуре потрошње снаге, клока и тестирања. У већини структурних АСИЦ-а ове су предефинисане и дакле штеде време дизајнеру. Такође алат за дизајн структурисаног АСИЦ-а може бити осетно јефтинији и лакши за коришћење од алата заснованих на ћелијама, јер ови не морају обављати све функције које ћелијски базирани алати морају. У неки случајевима, продавац структурисаног АСИЦ-а захтева посебно прилагођене алате његовом уређају, што омогућава бржу испоруку дизајна у продукцију.

Библиотеке ћелија, дизајн заснован на интелектуалном власништву, тврди и меки макрои[уреди | уреди извор]

Библиотеке ћелија логичких примитива су обично снабдевене као део услуге произвођача уређаја. Мада не захтевају додатне трошкове, њихово објављивање је покривено условима уговора о поверљивости података и сматрају се интелектуалним власништвом произвођача. Најчешће је њихов физички дизајн предефинисан тако да се могу назвати "тврдим макроима".

Оно што већина инжењера сматра "интелектуалним власништвом" су ИП блокови (енгл. IP cores), шеме купљене од треће стране као поткомпоненте већег АСИЦ-а. Могу бити испоручене у облику језика за опис хардвера (ово се назива "меким макроом") или као потпуно повезана шема која се може штампати директно на АСИЦ маску (ово се назива "тврдим макроом"). Многе организације сада продају такве преддизајниране блокове - процесоре, етернет, УСБ и телефонске интерфејсе - и веће организације могу имати читаве одељке посвећене производњи блокова за остатак организације. Доиста, широки дијапазон функција данас доступних производ је феноменалних побољшања у електроници касних 90их и раних 2000их, како развој блокова захтева пуно временског и новчаног улагања, њихова поновна употреба и даљи развој колосално крати циклусе производње и даје боље производе. Притом, организације попут ОпенЦорес скупљају бесплатне блокове, пратећи покрет отвореног кода у дизајну хардвера.

Меки макрои су често независни од процеса (т.ј. могу се израдити на ширем опсегу производних процеса и различитих произвођача). Тврди макрои су ограничени процесом и обично захтевају додатан напор при дизајну како би се пренели на други процес илити произвођача.

Вишепројектни вафери[уреди | уреди извор]

Неки произвођачи нуде вишепројектне вафере (енгл. Multi-project wafers или МПW) као метод набавке јефтиних прототипова. Ови вафери, садржећи више дизајнова различитих наручиоца, пуштају се у израду периодично (уместо по наруџбини) и нуде слабе гаранције о исправности чипа. Услуга обично укључује и испоруку базе података о физичком дизајну (без поверљивих информација). Произвођач се често назива "силиконском ливницом" како би се истакла његова слаба укљученост у процес израде чипа.

Стандардни производ специфичне намене[уреди | уреди извор]

Стандардни производ специфичне намене или АССП (енгл. Application-specific standard product) је интегрисано коло које имплементира одређену функцију која се може продати ширем тржившту. За разлику од АСИЦ-а који комбинују скуп функција и који се дизајнирају за или од стране једне муштерије, АССП-ови су доступни као компоненте за масовну потрошњу. АССП-ови се користе у свим индустријама, од аутомотивне до телекомуникативне. У општем случају, уколико се дизајн може наћи у књизи, углавном није АСИЦ, мада постоје одређени изузеци.

На пример, два интегрисана кола која се могу а не морају сматрати АСИЦ-има су чип контролора за ПЦ и чип за модем. Оба ова примера су специфична за намену (што је типично за АСИЦ) али их продају разни трговци (што је својствено за стандардне делове). Такви АСИЦ-и се обично сврставају у АССП-ове.

Други примери АССП-ова су чипови за енкодирање и декодирање, чипови за УСБ интерфејс, итд.

ИЕЕЕ је некада издавао АССП часопис, [1] који је преимеован у "ИЕЕЕ Сигнал Процессинг Магазине" 1990-е.

Референце[уреди | уреди извор]

  • Смитх, Мицхаел Јохн Себастиан (1997). Апплицатион-Специфиц Интегратед Цирцуитс. Аддисон-Wеслеy Профессионал. ИСБН 9780201500226. 
  1. ^ ИЕЕЕ АССП Иссуе 2, Парт 1 -Април 1984

Извори[уреди | уреди извор]

Преузето из „https://sr.wikipedia.org/w/index.php?title=Integrisano_kolo_specifične_namene&oldid=26754239”